This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74CBT3125C:3.3V 时的运行缺陷

Guru**** 2381300 points
Other Parts Discussed in Thread: SN74CBT3125C, TMUX1511
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/917063/sn74cbt3125c-operation-deficiency-at-3-3v

器件型号:SN74CBT3125C
主题中讨论的其他器件: TMUX1511

您好!

在我的设计中、我似乎犯了一个错误、使用3.3V 电源为 SN74CBT3125C 供电。 到目前为止、它一直在工作、但哪些工作参数在较低的 VDD 下受到限制?

该应用是用于外部端口的350kHz I2C 总线。

  • 通道1: SDA  
  • 通道2: SCL
  • CH 3: 未使用
  • 通道4: VCC 至负载器件、<1mA

所有信号的电压与 SN74CBT3125C 电源电压(3.3V)相同。

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    3.3V 时、导通电阻可能更高。

    当电压接近其栅极电压时、FET 不允许电流通过。 开漏 μ I²C 信号没有问题、但通道4上可能会出现压降。 使用 工作电压为3.3V 的模拟开关

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bryan、

    SN74CBTXXXX 信号开关架构是单个 NMOS FET 开关。  Vcc 引脚偏置 FET 的栅极、I/O 路径连接到漏极和源极。  随着 FET 源极上的电压增加并接近栅极电压、栅极和源极 Vgs 之间的差值减小。  当 Vgs 减小并接近 FET 阈值电压 VT 时、漏极和源极 Rdson 之间的导通状态电容会随着 FET 关断 Vgsts <Vt. 而呈指数级增加   漏极和源极之间的这种大导通状态电阻会导致 FET 上的~ 1V 压降。  

    要解决此问题、您可以增大 Vcc、这将增大   FET 栅极上的偏置电压、并增大 Vgs   、从而使 FET 保持导通状态并继续保持低导通状态电阻。  

    您还可以在我们 的产品系列中使用另一个器件、该器件具有与 PMOS 并联的传输栅极架构 NMOS 或带有电荷泵的 NMOS FET、可提升栅极电压。  与 NMOS 架构相比、这些架构将在整个 I/O 范围内提供平坦的电阻。  这些应用手册更详细地介绍了不同开关系列和架构之间的权衡。  

    我建议将 SN74CBT3125C 替换为 TMUX1511、这是一款更新版本的器件、具有改进的参数(Ron、导通状态泄漏电流、带宽)和更多特性、例如1.8V 逻辑兼容性、失效防护逻辑、并支持超出电源电压的输入电压。 查看下面的比较表:

    谢谢

    Saminah