This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G3157:数字引脚的输入转换时间要求(dt/dv)

Guru**** 2380060 points
Other Parts Discussed in Thread: SN74LVC1G3157, TS3A5223
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/845907/sn74lvc1g3157-input-transition-time-requirement-for-digital-pins-dt-dv

器件型号:SN74LVC1G3157
主题中讨论的其他器件: TS3A5223

我使用的是 Vcc = 3.3V 的 SN74LVC1G3157

数据表第3页建议最大值 dt/dv=10ns/V

但是、I2C 信号的下降时间可能长达300ns、远远超过建议的最大值 dt/dv=10ns/V  输入信号转换率对于时钟触发器或锁存器至关重要。

我的问题是:
(1) "最大值 dt/dv=10ns/V"是否是硬性要求?
(2)如果我的输入不满足"最大值 dt/dv=10ns/V"的要求、会发生什么情况?

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    ΔT Ω/Δv Ω 仅适用于数字输入、即仅适用于此器件的 S 引脚。

    A/B1/B2引脚可在任何速度下以任何电压处理模拟信号。

    (对于 μ I²C、请考虑使用 TS3A5223等双通道器件。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Celi、

    dv/dt 规格表示逻辑转换(低电平到高电平或高电平到低电平)期间输入电压波形的变化率。
    为了避免输出波形异常、输入电压转换应处于 建议运行条件中规定的范围内。 (  SN74LVC1G3157为10ns/V)。

    此致

    Saminah