This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74CB3Q3257:s (选择引脚)

Guru**** 2390835 points
Other Parts Discussed in Thread: SN74CB3Q3257

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/572929/sn74cb3q3257-s-select-pin

器件型号:SN74CB3Q3257

您好、对于 SN74CB3Q3257的 S (SELECT 引脚)、我们是否有任何 S (SELECT 引脚)上升时间和下降时间的规格? 谢谢!

问题是、当 S (SELECT 引脚)保持在 VIL 最大值和 VIH 最小值之间的时间过长时、如果情况良好。

此致

David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    数据表未明确说明选择引脚的上升和下降时间。 但是、它确实表示可与 S 引脚一起使用的频率范围。  在下面的图1中、您可以看到、只要 Vcc 为3.3V、并且在25ᵒC μ A 时流入 SN74CB3Q3257的电流不限制在7mA 以下、就可以使用20MHz 的最大频率。  根据这些规格、我们可以估算 S 的上升和下降时间。  如果我们反转频率、我们就能够获得包含上升和下降时间的周期(50ns)。 从数据表开关特性中的10和 tdis (表1)规格中、我们可以看到上升和下降时间之间存在差异、但差异相对较小。  因此、您可以假设上升或下降时间大约为50ns 的一半。  但是、对于关键应用、您可能会假设上升或下降时间更长且接近50ns 的最坏情况。

    如果您担心电流消耗、则需要接受更长的上升和下降时间。  如果您有兴趣了解更高频率导致更高电流消耗的原因、  这些链接可能会有所帮助:

    慢速或浮点 CMOS 输入的影响


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Patrick

    注意到。 谢谢!

    此致

    David