请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMUX646 您好！
我目前正在设计用于连接两个 CSI 接口摄像头(15引脚和24引脚)的布局、并正在利用开关在两者之间进行切换。 我正在努力将阻抗匹配到100欧姆的差分阻抗。 我当前的 PCB 规格如下：
- 迹线厚度：0.035mm
- 电介质高度：0.21mm
- 布线宽度：3mil
- 布线间距：4.1mil
- Er = 4.2
- 产生的差分阻抗：138欧姆
现在、我尝试将布线宽度增加到6mil、使间距为3mil、这样 Zdiff = 100欧姆。 我的问题如下：
1.能否以3mil 扇出 BGA 布线、然后将布线宽度增加至6mil。 阻抗失配的严重程度如何？ 这是处理小间距 BGA 封装时的常见做法吗？
2.我是否应该改用多个焊盘内过孔并布设6密耳迹线(不太理想)，以避免在将迹线宽度从3密耳更改为6密耳时出现阻抗不匹配？
3.如果问题2中的解决方案更可取在不同的层上运行一个差分对、这是可以的吗？ (即顶层上的 D0_N 和底层上的 D0_P)？
4.我还可以获得一个100 Zdiff、布线宽度为3mil、布线间距为1mil。 但这会引入意外的交叉耦合。 这是真的还是1密耳可以吗？
我还附上了我目前的 BGA 布局。 
