[参考译文] CC2652P：有关 I2C 波形的问题

admin

Other Parts Discussed in Thread: CC2652P7, LPSTK-CC1352R

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：CC2652P
主题中讨论的其他器件： LPSTK-CC1352R

客户将 CC2652P7用作具有2个从器件的 I2C 主器件、并且在使用 CC2652 SDK 中的 I2C 示例时观察到一些问题：

1. SCL 被拉低一段时间没有任何合理的理由，如下图的紫色波形所示。同一从器件已通过其他 MCU 测试、未发现此类情况。是否有方法来判断是主器件还是从器件导致了这种情况？

2.在第9个 SCL 时钟上发现了一个短路脉冲、请见蓝色波形。原因可能是什么？如何避免？

SDA 波形中有一些小的"阶跃"、似乎是由从器件驱动的、它的预期行为是不是？

客户正在为 SDA 和 SCL 引脚使用2.2k Ω 外部上拉电阻器、并在 SDA/SCL 线路上使用33 Ω 串行电阻器。电阻器是否与问题有关、建议的值是多少？

谢谢。

此致、

水阳

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Shuyang、

它们引用了哪个 SDK、主器件和从器件 CC2652、它们是否同时使用无线电堆栈和 I2C 通信？

这似乎是时钟扩展、通常是由从器件在尚未准备好处理更多数据时引起的。或者、在准备发送/接收下一个字节之前、主器件正在内部执行其他进程。
这可能是由于在主器件和从器件之间传递数据线控制而导致的。他们可以尝试提高比特率以查看这是否有用、但这主要由 TI 驱动程序维护、并且总体而言、不应影响通信、因为在此期间时钟线保持低电平。
我不确定您的具体意思、请您澄清一下吗？

您可以让 kΩ 尝试使用不同的上拉值(LPSTK-CC1352R 使用3.3 μ A)、或在不使用时配置引脚上的内部上拉电阻、以观察这对性能的影响。但是、我认为这些不会改变您所描述的行为。

此致、
Ryan

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ryan、

对于问题3、"小步长"表示逻辑0具有2个不同的电压电平、如下图所示：

我还想确认一点、SDA/SCL 引脚是否配置为 TI 驱动器中的漏极开路？您能否帮助验证这一点、因为驱动程序的源代码位于库中。

此致、

水阳

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您所指出的区别是 I2C 从设备下拉数据线路以指示数据 ACK、当一个数据字节已经被传输并且从器件正在拉伸时钟直到它为下一个传输做好准备时、您也可以从时钟线中观察它。这可能是由器件或串联电阻器之间的 GND 差异引起的。 I2C 驱动器将 GPIO 引脚初始化为上拉开漏输出。

此致、
Ryan

Zigbee®︎ 和 Thread（参考译文帖）(Read Only)