目的：经过内部PLL，将外部晶振的时钟倍到150M作为系统时钟
方案一：使用30M晶振，PLLCR=10，DIVSEL=2，30M*10/2=150M；
方案二：使用25M晶振，PLLCR=6，DIVSEL=3，25M*6/1=150M；
疑问：datasheet中声明“在PLL 输出上的分频器是必须的以确保馈入内核的时钟的正确占空比。出于这个原因，当PLL 处于激活状态时，DIVSEL 值不许为3”
为什么实际应用在发现方案二也能使TMS320F28235正常工作？
目的：经过内部PLL，将外部晶振的时钟倍到150M作为系统时钟
方案一：使用30M晶振，PLLCR=10，DIVSEL=2，30M*10/2=150M；
方案二：使用25M晶振，PLLCR=6，DIVSEL=3，25M*6/1=150M；
疑问：datasheet中声明“在PLL 输出上的分频器是必须的以确保馈入内核的时钟的正确占空比。出于这个原因，当PLL 处于激活状态时，DIVSEL 值不许为3”
为什么实际应用在发现方案二也能使TMS320F28235正常工作？
