问题1.请问CLB单元时钟如何配置呢？为什么28379的TRM文档的CLB章节没有描述？379的CLB单元，最大时钟是多少？
而28388的就有 clb单元的时钟描述
如上图所示，这个388的TRM文档对应章节的CLB时钟描述
其中CLBCLKCTL的定义如下：
CLKMODECLBx默认值为0，即CLB单元的时钟与系统时钟是同步的。
由于EPWMCLKDIV的默认值为1，
问题2.如果388的系统时钟配置为200MHz，不把了PERCLKDIVSEL.EPWMCLKDIV设定为2，CLB的TILE时钟就会超过150MHz
按照EPWMCLKDIV的定义，其数值是不是要么为0要么为1，可以将EPWMCLKDIV设定为2吗？
388 TRM中的这个图
是说在同步模式下，CLB单元的时钟就是EPWM单元的时钟吗？如果是这样，倒是能说的通，如果200NHz主频，默认的EPWM单元的时钟会是主频除以2
问题1. 28379D上输入到CLB模块的时钟就是SYSCLK，而且没有更进一步的相关配置；
问题2. EPWMCLKDIV的分频系数就是1/2，而且默认是2(x1)。
是说在同步模式下，CLB单元的时钟就是EPWM单元的时钟吗？如果是这样，倒是能说的通，如果200NHz主频，默认的EPWM单元的时钟会是主频除以2
是的。
您好 感谢帮助
最近我在利用379D的Launchpad开发板学习clb_ex7_state_machine例程，增加_LAUNCHXL_F28379D宏定义后，系统时钟的配置如下：
即开发板外部配有10MHz无源晶体，系统时钟被设置为200MHz
如您所说，“28379D上输入到CLB模块的时钟就是SYSCLK，而且没有更进一步的相关配置”，那么CLB单元的时钟会是200MHz对吗
问题1. 这个200MHz，是指CLB的Tile时钟频率TILEx Clock，还是CLBx Register Clock，379的CLB时钟结构和388一样吗？为什么379的TRM文档里没有像388的TRM文档中那样的时钟描述呢，如下图所示：
问题2.388的CLB是Type3，379的CLB是Type1。388的CLB最大时钟是150MHz
按照clb_ex7_state_machine例程的时钟配置和您的解答，379的tyoe1的CLB单元的时钟，会比type3型的388的CLB单元时钟频率还高吗？这个不太理解，硬件版本升级以后最高频率会降低？？
您好 我刚才调试了一下
产生PWM的couter1的配置如下
如上图所示，周期4000，从实际测量的PWM波频率看，周期为40uS，也就是说，这个4000.是对100MHz时钟计数的，即我觉得对于clb_ex7_state_machine例程，CLB的Tile时钟应该为100MHz，而并不是200MHz的系统时钟，
您的这个说法，“28379D上输入到CLB模块的时钟就是SYSCLK，而且没有更进一步的相关配置”
我觉得有些问题，麻烦您确认下，感谢。
