在单片机时钟初始化的时候,例程上对于ACLK,SMCLK,MCLK的配置如下:
P1DIR |= BIT0; // ACLK set out to pins
P1SEL |= BIT0;
P2DIR |= BIT7; // SMCLK set out to pins
P2SEL |= BIT7;
P4DIR |= BIT7; // MCLK set out to pins
P4SEL |= BIT7;
UCSCTL3 |= SELREF_2; // Set DCO FLL reference = REFO
UCSCTL4 |= SELA_2; // Set ACLK = REFO
在单片机引脚定义上只能看到对ACLK的输出端为P1.0,SMCLK和MCLK并无说明,这两句是如何将SMCLK和MCLK对应到P2.7和P4.7引脚上的?能否配置到其他引脚?如果只要使用MCLK不用SMCLK,直接将第三四句屏蔽可以吗?