TPS4810-Q1: 栅极驱动DS短路

您好，已经收到了您的案例，调查需要些时间，感谢您的耐心等待。

您好

Lebang2025 说：

排查故障MOS时，只有其中某一个MOS坏了（DS短路，GS短路）

这个模式是IC外部mos出现了损毁是吗？
因为根据您分享的波形图大部分是正常的，所以请测一下外部输出电流以及反馈信号。

TI专家您好，上述电路在测试60V，135A电流，带可编程电子负载测试；在测试周期结束后（约1小时30分），关闭电子负载；然后上述电路断电；启动第二次测试后，发现一上电后MOS管已经打开了，对INP1施加5V低电平，已经无法控制MOS的通断；测试发现DS短路，GS低阻（10-20ohm）；外部输出电流使用电子负载测试，电流显示135A；电源输出电流（160A）

您好

我想跟您核实是IC内部存在损坏问题，还是电路中的IC外部问题存在问题。

TI专家您好，根据之前采集到的波形的图片来看；IC部分是正常的；失效的部分是IC外部驱动的mos管

您好

实际是外部Mos出现了问题是吗？有没有进行跟换尝试以及采集控制型号和瞬时通过电流。

是的，是外部驱动的MOS出现了问题；一组5个mos，目前故障现象是只会损坏其中1颗；拆初坏了的MOS继续测试剩余的4颗，还是会继续损坏；您说的采集控制型号和瞬时通过电流。具体值得是哪个信号和哪个电流，如果是VGS就是附件中的波形；负载电流没有采集波形，没有对应的设备，只是通过数显的电子负载来观察电流的情况。

您好

Lebang2025 说：

目前故障现象是只会损坏其中1颗；拆初坏了的MOS继续测试剩余的4颗，还是会继续损坏；

您拆掉有没有不上后在进行测试，其次测试坏掉那部分的信号，更换新的mos测试断电和上电瞬时电流，根据您的描述如果控制信号没有问题，那么可能处在mos上，根据您拆后还有坏的，就无法进一步排除，建议通过更换，来测控制信号和瞬时来验证是不是存在上电和断电瞬间造成的损伤，长期导致的损坏。（可能原因）

不是拆了还有坏的，是把5个mos当中，DS短路的那颗mos拆了，并确认剩余的DS没有短路，继续执行带负载测试；然后还是会继续损坏mos

您好

建议您更换后再测试，并采集以上信号进行分析。

Daniel 说：

根据您拆后还有坏的，就无法进一步排除，建议通过更换，

我的意思时补上坏的那个，在进行测试，这样避免对于其他的Mos造成影响。

我的意思是，为了继续测试，我把其中1个坏的mos拆了，继续测试剩下的4个mos（这4个mos是好的）；然后执行相同的测试；测试完后，又会坏一个；就是说这个故障又复现了；不是说继续用坏的mos测试；就是说，测试之前都是好的mos，测试完成后必然会坏

您好

我能理解您的意思，但是您拆下后所有的环境在变化，无法确实核实问题，您目前的说明只能怀疑是上电或断电瞬间可能产生问题，但是用于您坏了一个拆掉一个，无法去核实确定。您目前这方式能确定的是我的怀疑是有可能的，但是无法核实。如果您方便的话，您可以按照我的说明测试一下并采集相关波形来做分析。

您好，在哪种硬件平台或者硬件基础上，需要我做哪些测试，并采集哪些信号的波形

您好

如上所说，当您的一个mos损坏，用测试验证过的好的mos进行替换，替换后采集控制型号和上电断电瞬间的电流。并检查温度以及泄电流情况，来进行验证。

https://www.ti.com.cn/cn/lit/zip/slum908

另一种方式，避免损伤期间，可以用仿真来验证，因为仿真没有器件损伤的困扰，并且可以直观的观察逻辑以及相关IC的状况。

以上建议，请您参考。

好的，现在搭建测试环境执行测试；另外，再补充一个信息，就是MOS损坏以后；似乎驱动芯片也损坏了，现在测量未带负载测试的驱动电路，上电后G1PU应交电压大概在0.2V左右，INP1拉高后，上升至10.5~11V之间；之前做过测试的G1PU上电后，有的是0.7V左右，INP1拉高无响应，有的就是和VCC同电压，INP1拉高和拉低均无法对G1PU操作

您好

根据您补充的情况，建议用第二种方法来验证，进而排除期间影响。

TI专家您好，第二种方法暂时不会用；是否可以帮忙检查驱动电路的设计是否存在问题

您好

根据您的波形和原理图，暂时没有发现问题，但是关于匹配和泄流部分，基于之前的说明建议您要做一些考虑。

TI专家您好，原理图上关于CBST电容容值得计算需要和您确认沟通一下；一个 11V、345µA 电荷泵源自 VS 端子，能够为放置在栅极驱动器（BST 和 SRC）上的外部自举电容器 CBST 充电；这个是手册里的描述；我们当前驱动电路设计里，有2个完整的驱动电路（TPS4810），其中1个驱动电路，驱动9对（18颗）共源极N-MOS，另一个驱动电路，驱动了5对（10颗）共源极N-MOS；N-MOS的Qgtotal在169~211nC之间；在计算CBST电容容量的时候，按照Qgtotal×N（MOS管数量）=CBST容值（ΔV=1V）来计算，那么9对MOS的CBST在1521nF~1899nF之间；5对MOS计算的CBST计算方法类似；请问基于手册的电荷泵参数，CBST容量可以支持接近1899nF吗；TPS4810的多管并联，这个最大支持多少MOS管并联，如何计算或评估？

您好

Lebang2025 说：

这个波形的周期，是否会对MOS管导通或者关闭的产生影响

有可能造成影响，建议根据之前给您推荐的工具进行匹配，并检查电路中相关电容情况，防止相关电容不足或损坏导致的干扰。

TI专家您好，更新下最新测试进展情况；目前采用12V直流电源带电子负载测试，在开关关断瞬间，VDS之间的电压最高可以达到76V；其中电子负载工作在恒流模式；我们推测之前在做48V和60V测试时，负载关闭瞬间，施加在MOS管两端的电压可能超过VDS的安全阈值。这里是否有什么方案可以避免VDS电压过大，我们的负载正常工作电压是60~70V左右。目前我们想到的方法有以下几点：

1，在VDS之间并联TVS管；但是选择70V的TVS，在过压瞬间，TVS的Maximum Clamping为113V，这样还是无法保护；

2，在DS之间增加缓冲电路（电阻+电容）；是否有对应的推荐的阻值和容值

3，更换VDS=200V左右的MOS管；MOS管耐压提高以后，RDSON增加明显，热功耗控制有难度；

上述几种方法，是否可行，麻烦Ti专家帮忙解答一下

另外还有几个问题，需要咨询下：

1，TPS4810在带负载过程中，会出现INP拉高后，MOS管无发打开的情况；这个时候测量G1PU电压只有2V左右；还无法恢复；我们尝试重新焊接CBST电容（但是未改变其容值），可以解决这个问题，但是带一次负载后，故障还是会出现，无法恢复；

2，TPS4810的的驱动电流，这个值需要在什么场合考虑这个值，如何利用这个参数，更加合适的选择MOS管；

3，又看到手册中ΔVCBST=1V，根据之前一些项目经历，CBST电容可以设置为10倍的Qgtotal，在这里CBST容值是一定要严格按照mos管数量×Qg来计算吗

上述链接和图片是无法打开的。

关于CBST电容计算，单个MOS管的Qg=211nC，也是按照数量去累加计算的；之前击穿怀疑是GS之间的电压过大导致，GS电压过大怀疑是CBST容值过大，导致开启瞬间又浪涌电压；在后来的排查过程中，排查方向怀疑是DS之间过压击穿，所以为了保障mos不损坏，因此降低了系统的测试电压，由原来的48V，调整为12V；bootstrap capacitors这里一直是利用IC内部的充电泵工作的，这里并没有使用外部的AUX 12V，请知悉。

目前IC外围配置，都是按照之前计算器上给出的配置的

TI专家您好，目前我们也有用到开发板测试，测试信息如下：

直流电源输入12V

负载端：电子负载，恒电阻模式，负载12ohm

示波器图片说明：蓝色曲线为电源输入VIN测试点TP1，黄色曲线为SRC的分压测试点TP6

测试发现关断瞬间，通过INP1/关闭时，输入端有正向电压尖峰，如下图：

如果继续增大输入电压比如12V增大到48V，按照之前测试的情况，可能会导致输入端电压在关断瞬间冲到80V或者更高，这样子可能会损坏mos管；这里出现这个问题的原因是什么，为什么开发板测试会有这种情况？

我们在没有关闭电子负载的情况下，再次通过使能INP/信号，来打开mos管，发现开通瞬间，evm无法正常带负载工作，系统FLT指示灯亮了，示波器观察到的波形如下：

请问在这种工作模式下，为什么会出现这个现象，为什么FLT的会亮红灯

您好

https://www.ti.com.cn/lit/ug/sluucv8a/sluucv8a.pdf

请您对照开发板指导书说明触发了相关保护所以出现以上情况，也同时反向验证之前的您的电路的情况触发相似的问题。希望能帮助到您。

您好，有看到手册描述“LED 在欠压故障、短路故障、电荷泵 UVLO 以及 SCP 比较器诊断期间亮起”；可是我们认为这是一个正常的工况，通过INP来使能负载电源的开启和关断；在这个过程当中，他不应该产生这些故障，首先负载电压电流都在额定范围，其次测试环境并未出现什么问题导致EVM工作异常。

您好

如果您对于这个说明有新的质疑，请重新发帖。