tps65001输出电压的延时时间异常

Hi Xuesong,

    TPS65001内部的电压监控(Supervisor)只要VRSTNS电压大于0.6v, VINDCDC>UVLO,在内部的ITRST(2uA)对外部TRST电容进行充电,如果外挂0.1uF的电容时间大概在30ms左右,与你测试到的29ms基本一致.你测试到的1.8v_D和1v_CON之间的间隔600ms应该是从1v_CON控制EN_DCDC使能，再等到1.8v稳定的时间,这中间包含了1.8v的启动时间即输出电容充电的时间。

至于RST和EN_DCDC的电压，因为是上拉到EVM_5V0，所以高阻应该是5v，你测到0.99v理论上是不会让其使能的(最小1.2v)，检查一下是否是测量有误.

又或者是否是连接到了1v_CON ？

Hi Curly,

    我做了下面的试验：

    1. 把RST和EN_DCDC、EN_LDO1直接短接到5V，TPS65001输出的1.8V_D和1.8V_A延时的时间都非常短，并且1.8V_D和1.8V_A之间的延时基本在us和1ms之间；

    2. 我把RST和EN_DCDC、EN_LDO1上拉到5V的100K电阻断开，RSTSNS端保证输入1V的电压，测量RST的输出为0V；

    我检查了一下电路，电路上RST没有连接到1V_CON，PCB走线也没什么问题。我想会不会是TPS65001内部把RST拉低了呢？我觉得1.8V输出延时很有可能就是EN处于一个不确定的状态导致的。从上面的试验分析，我感觉EN的问题不大，主要问题出在RST上，RST外围电路比较简单，没有出错，内部结构中还有什么能影响到这个RST拉低呢（除了MR、VINDCDC、RSTSNS）？

Hi Xuesong,

    帮忙测试一下EVM_1V0_CON，PIN19(RSTSNS)和RSTN的波形 ? TPS65001内部的RST是Open Drain结构，只有达到要求才会将其关闭.

Hi Curly,

    我今天上午做了些试验：

1. RST和EN端还是通过100K电阻上拉到5V，测试了1V_CON、RSTSNS、RST的波形发现1V_CON、RSTSNS两者和RST的时间延时均在25-30ms左右，从波形上看只有RST的波形异常是0.9V；

2. 把100K电阻换为47K，测试RST电压为1.35V左右，1.8V_D输出延时正常，也在30ms左右；

3. 把100K电阻换为10K，测试RST电压为2.863V左右，1.8V_D输出未测，但估计正常；

4. 把100K电阻换为1K，测试RST电压为4.57V左右，1.8V_D输出未测，但估计正常；

从试验结果上看，令我困惑的是，RST端如果输出高阻的话，那么为什么RST和EN端的电压会随着上拉至5V的电阻阻值变化呢？这个和负载有关么？

Hi Xuesong,

     从测试结果来看,RST所连接的电路存在低阻抗的通路导致需要比较大的上拉电流。可以逐级来确认是哪里漏电，可以先把EN-DCDC和EN_LDO的连线去掉.排除是否是由1.8V_D和1.8V_A的使能引起的，进一步确认是否是TPS65001内部漏电导致。

Hi Curly,

    在未上电情况下测试EN和RST端对地阻抗为M欧级。

    通常咱们用到的电源芯片输入端一般都是高阻，TPS65001的EN_DCDC和EN_LDO是高阻么？

    从数据手册中看到RST端的内部是一个MOSFET，MOSFET在关断情况下应该是高阻，MOSFET在关断的情况下会出现漏电较大的情况么？

    我现在有两块板卡，一样的测试环境，RST和EN都是上拉到5V，测试RST两端的引脚都是0.9V左右。这个有没有和芯片的生产批次有关呢？

    现在如果要测试是EN还是RST端导致拉低的话，我就得割线了。

你仔细测量看看RST输出的条件， 按照你的测试， RST输出应该是低电平，而你想要的是高电平，应该是RST输出高的条件不满足。

而RST输出高的条件有几个：

VIN

RSTSNS

MR

你看看这几个条件，尤其是RSTSNS满足吗？ 你的电路里面RSTSNS这个的输入目前是什么情况？

Hi anqiang,

RST输出高阻态的条件实测都是满足的，VIN是5V，MR是5V，RSTSNS是0.76V