简介
通常，大多数 IC 采用业界通用封装，如 SOIC 和 DFN。即使在竞争器件中，许多器件都设计为具有相同的引脚排列，因此可以轻松替换或升级。由于过去一年出现了供货问题，导致越来越多的人希望将旧器件用作临时替代产品。但其中的一个问题是，旧器件可能无法与新器件的性能相匹配。 不过，设计人员可以采取一些措施来解决这些性能差异。
调整驱动强度
新器件往往具有更高的峰值拉电流和灌电流。其优势在于它可降低 FET 中的开关损耗，这对于在更高频率下运行尤为重要。缺点是高电流可能会导致 FET 栅极上产生噪声和振铃，尤其是在引线和布局不理想的情况下
蓝色框显示了栅极电阻的常见布局。可以利用反并联二极管和电阻器对峰值拉电流和灌电流进行单独配置。强烈建议在设计系统时为栅极电阻器设置一个余量，以便可以尝试不同的电阻值。在选择具有不同拉电流/灌电流的新驱动器时，可以增大栅极电阻以降低峰值电流或减小栅极电阻以增加峰值电流。以下文档提供了有关调整峰值拉电流和灌电流的其他信息。
热性能和切换
某些封装（如 DDA 和 D）能够相互进行引脚对引脚替换。DDA 封装就是具有散热焊盘（可提高散热性能）的 D 封装。如果从 D 封装改为 DDA 封装，则热性能会提高。不过，如果散热焊盘未连接到接地平面，则热性能不会在 D 封装的基础上有较大的提高。如果从 DDA 改为 D，则应检查热性能以确保 IC 不会过热。
此公式估算了驱动器中的耗散功率。将 PQG 乘以所选封装的结至环境热阻 (RΘJA)，可得到该器件将经历的温升的粗略估算值。如需更多信息，请参阅器件数据表的“详细设计过程”部分。UCC27289 数据表第 18 页的第 8.2.2.3 节特别详细地对此进行了说明。应注意的是，这些公式用于提供估算值，布局等其他因素会对热性能产生影响。请参阅以下有关 IC 热性能的文档：
CMOS 与 TTL
这些逻辑架构决定输入引脚生成高电平或低电平输出的电压电平。只要控制器能够驱动输入超过数据表中所述的阈值电压，输入就会进行寄存。
例如，UCC27289 具有 TTL 输入，但也可以接受 CMOS 类型的控制信号。只需参考数据表中电气特性的输入部分：
在这种情况下，只要输入信号的高电平超过 2.4V 并且低电平低于 0.9V，输入就应该正确寄存。
仅半桥
自举电路
某些驱动器包含内置的自举二极管，而其他驱动器不包含该二极管。内部二极管可减少电路板的器件数量，但会降低设计灵活性。如果系统中以前的驱动器具有外部自举电路，则可以插入具有内部二极管的驱动器作为替代电路。外部自举电路可能会保持空载以断开电路。不过，如果情况相反 – 使用不具有二极管的驱动器代替具有集成二极管的驱动器 - 则需要重新设计以添加自举电路。有关自举电路的信息，请参阅以下文档：
HS 噪声
由于电感负载的快速切换，许多应用（尤其是电机）可能会有较大的电感电压尖峰。该噪声将出现在驱动器的 HS 引脚上，如果幅度足够大，可能会导致损坏或性能问题。所有驱动器在 HS 引脚上都有其可以正常处理的一定量的负电压，见数据表所示。不过，如果噪声对于驱动器而言过大，则必须执行其他步骤来降低噪声。
红色虚线框显示了靠近 HS 引脚放置的肖特基二极管，这是降低噪声的常用方法。如果噪声尖峰超过二极管的正向电压，则二极管会导通，从而将 HS 引脚下拉至接地。理想情况下，这会将负 HS 电压限制为二极管的正向电压。同样，可在 LO 和 HO 引脚上使用肖特基二极管以相同的方式降低噪声。
使用的另一种方法是缓冲器电阻器。在驱动器的 HS 引脚和负载之间放置一个小电阻器，可以降低 HS 引脚出现的噪声幅度。缺点是该电阻器位于自举电路的充电路径中，因此它取代了 Rboot 电阻器并限制了充电速度。
最后，布局也是降低此类噪声的重要方法。HS 平面应该较大，但应最大程度地减少与其他平面和引线的重叠。此外，建议将信号接地平面和电源接地平面分开，防止输出上的接地噪声导致输入信号出现问题。
