TPS3820-Q1: 器件使用问题

各位TI专家：

1.   4引脚WDI被拉高时（到VCC），或者拉底（到GND），为何1引脚输出不是稳定的低电平，而是再高低电平之间变化？

2.   WDI引脚拉低时，1引脚输出，连接到了TI的或门芯片（SN74AHC1G32TDBVRQ1）的输入引脚上，但是此时1引脚电平的低电平无法在0V电位，这可能是什么原因导致的，具体波形如下：

如果要避免出现这个问题，应该如何操作？