作者:Vijay Choudhary86929

 

同步降压转换器已作为隔离式偏置电源在通信及工业市场得到认可。隔离式降压转换器或者通常所谓的 Fly-Buck™ 转换器,采用一个耦合电感器代替降压转换器电感器,用以创建隔离式输出以及非隔离式降压输出。每个隔离式输出只需一个绕组、一个整流器二极管和一个输出电容器。可使用这种拓扑以低成本的简单方式生成多个半稳压隔离式或非隔离式输出。

 

降压转换器和 Fly-Buck 转换器中存在一些主要电流差别。我们对降压转换器中的开关电流环路已经很熟悉了,如图 1 所示。包含输入旁路电容器、VIN 引脚、高低侧开关以及接地返回引脚的输入环路承载着开关电流。该环路应针对静音工作进行优化,达到最小迹线长度与最小环路面积。包含低侧开关、电感器、输出电容器以及接地返回路径的输出环路实际上承载着低纹波 DC 电流。虽然为实现低 DC 压降、低损耗和低稳压误差而让所有电流路径尽量最短非常重要,但该环路的面积并不像输入电流环路那么重要。

图 1. 降压转换器中的电流环路。VIN 环路为高 di/dt 环路。

 

Fly-Buck 转换器的一次侧看上去与降压转换器类似,如图 2 所示。这里的 VIN 环路与降压转换器一样,也是高 di/dt 环路。然而,VOUT1 环路的电流与降压转换器有很大不同。除了一次电感器磁化电流外,该环路还包含来自二次绕组的反射电流。反射电流只含有其路径中耦合电感器的漏电感,因此 di/dt 明显高于电感器磁化电流。所以尽量减小 VOUT1 环路的环路面积也非常重要。同样的道理,包含二次电感器绕组、整流器二极管以及二次输出电容器的二次输出环路也需要最小化,因为里面有高 di/dt 电流流过。

图 2. Fly-Buck 转换器在一次侧有两个高 di/dt 环路。所有二次环路都是高 di/dt

 

在布局 Fly-Buck 转换器时还需要记住:二次绕组也有一个开关节点。该二级开关节点 (SW2) 是高 dv/dt 节点,支持 VIN*N2/N1 的电压转换。因此,通常要让 SW2 迹线面积较小,才能防止其发出噪声。

 

图 3 是融合本文指导内容的布局实例。与开关节点面积一样,一二次侧的高 di/dt 环路也可以进行最小化。

图 3.基于 LM5017 的 Fly-Buck 布局可对 di/dt 环路和高 di/dt SW1,2 节点面积进行最小化。

 

参考资料:

 

原文请参见: http://e2e.ti.com/blogs_/b/powerhouse/archive/2014/04/01/flybuck-pcb-layout-tips.aspx

Anonymous
  • 很崩溃,我用fly-buck隔离输出供给电压电流交流采样芯片,输出电流非常小,但是共模噪声直接从采样电路流到交流进线,EMI严重超标,即便我把变压器初级次级之间插入屏蔽层也无济于事,事实证明flybuck比推挽全桥干扰大好多好多,不知道大家有啥好办法,需要3路隔离输出,如果用三颗全桥芯片成本又接受不了,用一颗芯片的话,小骨架变压器又好难绕制。

  • 按照实际设计经验,DEMO参考设计只能是做为设计要点的参考。在实际产品中,由于受到结构、元器件大小的变化的影响,不可能完全按照参考设计进行,所以,只能把握要点,如尽量减小SW环路面积,敏感信号远离高 di/dt等等。然后再考虑其他以符合实际PCB布局情况。

  • 初级关断时,次级绕组漏感的反射电流导致初级侧电感环路也变成了di/dt环路。

    一句话的事,墨迹了这么多。翻译也超垃圾。差评。

  • 在平时的工作中,设计经常遇到同步降压的问题,一般来说都是按照设计参考作图,但是对于噪声的考虑不足,噪声的问题也许不是每一次都会遇到,但是遇到了几乎就是致命的!今天看了这篇博客,只能说“受教了!”

  • fly-buck拓扑在buck架构的基础上将一个普通电感换成和fly-back架构一样的耦合电感,使得buck电路同样可以做到多路输出,并且经变压器耦合后的输出是隔离的,没仔细研究的情况下我会忽略二次侧会对一次侧输出的影响,也会忽略二次侧高di/dt的情况,读以上文章又学到新东西了,感谢分享!