您好！
我目前想把ADC3101作为主模式来输出时钟，根据Datasheet，我设置了如下寄存器
Page 0 / Register 4: Clock-Gen Multiplexing(1) : 0x07
Page 0 / Register 25: CLKOUT MUX : 0x84
Page 0 / Register 27: ADC Audio Interface Control 1 : 0xC0
Page 0 / Register 30: BCLK N Divider : 0x84
以下是用示波器量到的时钟
WCLK:
BCLK:
我的问题是，我该如何配置，能让WCLK配置成我想要的48k？
