• 状态
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 9 名订阅用户
  • 次查看 826 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

关于DDC112的一些疑问

user4153579
Prodigy 230 points

1.  芯片的CLK和CONV引脚如果同步效果差，比如相差0.1us，会影响什么？如果影响，原理是什么？

2.  芯片CLK是用来做什么功能的？

3.  芯片可以测量电流方向从芯片流向带检测设备的信号吗？

4.  CLK速度慢一点是否有大的影响，比如1MHZ。如果有影响，会影响什么？

PS:希望可以得到诸位的指点。在此感谢！

  • 0
    TI__Guru**** 295050 points
    1.影响的是噪声性能，在datasheet中有描述，给出CONV建议和CLK的上升沿必须同步，误差在+-10ns范围内。
    For the best noise performance, CONV must be synchronized with the rising edge of CLK. It is recommended CONV toggle within ±10ns of the rising edge of CLK.
    2. 系统时钟。