为了帮助大家快速有效的在Keystone I SoC上进行方案原理图设计,特总结此文档供参考。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
为了帮助大家快速有效的在Keystone I SoC上进行方案原理图设计,特总结此文档供参考。
EVM使用CPLD控制时序的,CPLD先于DSP启动,RESET脚上拉下拉都没有问题,只是在DSP上电后需要保证RESET有稳定的状态。
如果LRESET和NMI输入未被使用,LRESET,NMI可悬空,但应确保LRESETNMIEN拉高到1.8V |