This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

Keystone I SoC 硬件设计检查表

Other Parts Discussed in Thread: TMS320C6678

为了帮助大家快速有效的在Keystone I SoC上进行方案原理图设计,特总结此文档供参考。

Keystone硬件设计检查表_Ver_1_0.xlsx
  • POR和RESETFULL应该用电阻下拉,POR和RESETFULL解复位(拉高)之前应确保电源和时钟输入稳定。RESET脚应该用电阻上拉。 reset脚我看TI TMS320C6678 EVM Board这个图时下拉的?这个应该上拉还是应该下拉?另外LReset是否也需要上拉或下拉?多谢!

  • EVM使用CPLD控制时序的,CPLD先于DSP启动,RESET脚上拉下拉都没有问题,只是在DSP上电后需要保证RESET有稳定的状态。

    如果LRESET和NMI输入未被使用,LRESET,NMI可悬空,但应确保LRESETNMIEN拉高到1.8V