This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65LV1224B:REFCLK 的频率容差

Guru**** 2524550 points
Other Parts Discussed in Thread: SN65LV1224B

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/689582/sn65lv1224b-frequency-tolerance-of-refclk

器件型号:SN65LV1224B

你(们)好

REFCLK 的规格如下所示。

这是否意味着 RECLK 应该小于 TCLK +/-100ppm?

 由于 EOL、我们的客户将从 DS92LV1212A 替换为 SN65LV1224B。

但是、它不能按预期工作。(表示它不与串行器同步)

您能就此向我们提供任何建议吗?

此致、

本志本

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Hamamotami-San、您好!

    串行器 TCLK 和解串器 REFCLK 都需要处于所需传输时钟频率的+/-100ppm 范围内。 使用哪种串行器?

    此致、
    相位
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Yaser-San、

    感谢您的支持。

    传感器为 MT9V032C12STM。 (DS92LV1212A 的配置如下面的数据表所示。)

    因此、如果串行器的 TCLK 容差为-50ppm、REFCLK 必须低于+50ppm。 是这样吗?

    此致、

    本志本

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Hamamotami-San、您好!

    即使 TCLK 容差为50ppm、解串器 REFCLK 也只需达到所需传输时钟频率的100ppm。

    此致、
    相位
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Yaser-San、

    所需的传输时钟频率是多少?
    我想知道容差与频率的关系。

    此致、
    本志本
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    哈玛本-圣、您好!

    传输时钟频率由您选择、介于16MHz 至40MHz (对于 DS92LV1212A)或10MHz 至66MHz (对于 SN65LV1224B)之间。
    例如、在上图中、时钟频率为26.6MHz。 传感器上26.6MHz 时钟的精度需要为+/-100ppm、而解串器(SN65LV1224B 或 DS92LV1212A)上26.6MHz 时钟的精度需要为+/-100ppm。

    关于从 DS92LV1212A 切换到 SN65LV1224B、以下是需要注意的一些差异:
    - SN65LV1224B 具有片上故障安全输入偏置、DS92LV1212A 没有。
    -由于片上故障保护输入偏置、SN65LV1224B 会消耗更多电流。
    -延迟和转换时间等开关参数不同、请参阅2个数据表中的开关特性表。

    此致、
    相位
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Yaser-San、

    感谢您的支持。

    我明白了。 但是、TCLK 和 REFCLK 之间没有规格。 由于 DS92LV1212A 的数据表中有一个 REFCLK 与 TCLK 相关的规格。 (tRCP 是否意味着 TCLK?)

    另一方面、我发现了此问题的相关帖子。
    提到它是因为 REFCLK 应该在 TCLK 的+1%以内。 此外、REFCLK 应是所需频率的+/-100ppm。

    https://e2e.ti.com/support/interface/high_speed_interface/f/138/t/355924?tisearch=e2e-quicksearch&keymatch=LVDS

    此问题就像上述帖子一样。 客户在 TCLK=26.6MHz 和 REFCLK=27MHz 时使用。 并且 MT9V032C12STM 和 SN65LV1224之间的数据同步失败。
    因此、我怀疑 REFCLK 和 TCLK 之间存在某种关系。 但是、SN65LV1224的数据表上没有规格。

    REFCLK 和 TCLK 之间是否有任何规格? REFCLK 是否应处于与上述链路相同的 TCLK 的+1%范围内?

    此致、

    本志本

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    哈玛本-圣、您好!

    REFCLK 频率需要与 TCLK 频率相同。 正如前面提到的示例中所示、TCLK 为26.6MHz、REFCLK 为26.6MHz。 每个 TCLK 和 REFCLK 的精度需要为+/-100ppm。 如果是这种情况、那么 REFCLK 频率将在 TCLK 频率的< 1%范围内。

    此致、
    相位