• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 621 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 24位双向缓冲器

admin
Guru**** 2393635 points
Other Parts Discussed in Thread: TXS0108E

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/618595/24-bit-bidirectional-buffer

主题中讨论的其他部件：TXS0108E， SN74ALB1.6245万

您好，

我们正在寻找具有最小传播延迟和偏移的24位双向缓冲器(3.3V信号)。 您能为我们推荐一款合适的设备吗？

此致，

Raja

  • 0
    TI__Guru**** 2393635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Raja，

    听起来好像您正在尝试查找收发器(方向控制双向缓冲器)。 我们拥有的绝对最快的器件属于SN74AUC系列，但它们的最大电压为2.7V，因此此应用无法使用这些器件。

    您最好的选择是使用我们的参数搜索工具。  我在这里缩小了列表范围：

    从我的快速搜索来看 ，SN74ALB1.6245万 可能是最合适的，但我会让您自己看看并做出决定。

  • 0
    TI__Guru**** 2393635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Maier，

    感谢您的回复。

    我们需要缓冲器来提高GPMC接口的驱动器强度。 由于数据线是双向的，因此我们需要双向缓冲区。 我找到了一个TXS0108E设备，无需DIR信号即可运行。 请您确认，我们是否可以将此设备用于GPMC接口？

    我们计划通过3个此类TXS0108E缓冲器添加GPMC数据和控制线路，而地址线路则直接连接，无需任何缓冲器。 因此，地址行的延迟将比控制/数据行少。 我们认为，由于GPMC地址信号在任何控制信号之前都是有效的，因此应该没有问题。 此外，TXS0108E设备的偏移为1ns。 请您建议我们可以在这种偏差下安全操作GPMC接口的最大频率。 如果您还发现此计划有任何其他问题，请告知我们。

    此致
    Raja
  • 0
    TI__Guru**** 2393635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Raja，
    TXS0108E不是缓冲器，不会增加通信线路的驱动强度。 它专为电压电平转换而设计。

    恐怕我不熟悉GPMC界面，Google也不是很有帮助。 您能否向我提供有关您系统中GPMC操作的详细信息？

    所有24位是否同时沿相同的方向/切换？

    数据方向是不可预测的，即数据线从A->B切换到B->A而没有任何警告，还是使用了控制数据方向的读/写位？

    最大数据速率是多少？

    负载条件是什么？

    更多信息
  • 0
    TI__Guru**** 2393635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    感谢您的快速响应。

    由于TXS0108E不提供缓冲器操作，我们计划使用3 个SN74ALB1.6245万设备，并通过此缓冲器连接所有GPMC地址/控制/时钟/数据线路。

    我查看了SN74ALB1.6245万数据表，我对评估GPMC接口的时间要求有一些疑问。

    1.从DIR引脚到A或B端口的延迟是多少？ 数据表提到OE到A/B延迟，它是否也适用于DIR引脚？

    2.这些通道之间的偏移是什么(两个通道的tpd最大差异)？ 我看到tpd的范围来自0.6 －2ns。 这是否意味着偏移为1.4ns，还是意味着所有通道都将被相同的值延迟，并且该值可能在0.6 －2ns之间，因此偏移为零？

    此致

    Raja

  • 0
    TI__Guru**** 2393635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Raja，

    DIR的延迟与OE的延迟相同-请注意，从数据表第3页的逻辑图中可以看到它们具有相同的传播路径。

    除非数据表中另有说明，否则逻辑设备的偏移为≤1 ns (假设负载相等)。

  • 0
    TI__Guru**** 2393635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，

    是否可以将未使用的IO针脚保留为浮动？ 我在数据表中看不到任何建议。

    如果没有，我是否需要在使用的IO线路上提供外部上拉/下电阻，以便在缓冲器不由处理器驱动时保护缓冲器，因为我在设备中看不到任何总线保持电路。 或者，处理器的内部PU/PD是否足以满足相同的要求？ 您能否提出同样的建议？

    此致
    Raja
  • 0
    TI__Guru**** 2393635 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    由于这是BiCMOS设备，使输入保持浮动可能会导致问题。 由于输入= Vcc的泄漏电流较低，我建议将它们直接连接到Vcc (不需要电阻器)。 请注意，从电气特性表中，如果直接连接到Vcc，输入将会下沉0.6mA，而如果直接连接到0V，输入将下沉1.0mA。