This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

TLV9002开环输出阻抗太大

Other Parts Discussed in Thread: TLV9002, TLV9062

为什么TLV9002的开环输出阻抗1200多?

而TLV9062的开环输出阻抗为100?

数据差这么多有什么差异吗?会有什么影响吗?谢谢!

  • 您好,
    这两个运放的增益带宽积不一样,开环输出阻抗测试频率不一样。Zo 是由运放内部输出级决定的,如果外部有容性负载CL,这个Zo与CL就会给放电大路的环路增益引入一个极点,降低运放电路的稳定裕度。

    带容性负载能力也可以通过数据手册中Figure 24. Small Signal Overshoot vs Capacitive Load曲线来判断。
  • 差异这么大,有什么影响或者说不好的地方吗?在我实际使用过程中
  • 带同样负载,主要是稳定裕度大小的区别,实际还是主要看容性负载的大小,从Figure 24. Small Signal Overshoot vs Capacitive Load曲线来看TLV9002带容性负载能力强一些。若带容性负载过大,放大电路就会不稳定。
  • 任何运放的开环阻抗都不小。由于末即输出工作于线性状态,无论三极管还是场效应管;此时都在线性恒流区。即理论内阻趋向无穷大。即便末即完全电流负反馈,也有B+1分之一的前级+rbe的阻抗。
    当闭环后;由于反馈作用,输出阻抗将降至开路增益与闭路增益之比的分之一。由于开路放大倍速极高而闭环放大倍数有限,输出阻抗将趋于0。对于这种运放,通常闭环输出阻抗不会超过10欧。
    所以;在设计带宽内,运放可以当作电压信号处理,对于以千欧和更大级电阻做反馈和负载的电路,这样的值连电阻的温漂都能将其淹没,通常无需计入。