是用opa1632时，按照典型应用电路接的，但是，对于接法不是很理解,如opa1632手册 Figure11所示，对于其中的R5、R6、C3进行滤波这个说法，截止频率怎么计算？ 还有，为什么要把R5、R6放到反馈电阻的里面，而C1、C2却放在直接接到运放的输出引脚上？ 这样做有什么好处？
在THS4150的手册中，如Figure35所示，C2、R3的作用是什么？为什么要接这两个电阻和电容？这种用法与上述OPA1632 的用法有区别吗？抗混叠的截止频率是由C2、R3决定还是由C3、R4、R(t)决定？
在THS4150的手册中，如Figure41所示，这样做的仪表放大器，怎么去设置 类似单端输出仪表放大器那种的REF端？
您这个说法不是很清楚。既然是抗混叠滤波，就应该有确定的截止频率。一般设置是：Fs/2.56，（Fs为AD的采样频率），这个用法经过这段时间的查阅资料，应该是在全差动放大器上做的“无限增益型低通滤波器”。
对于THS4150手册中公式：
；其中，fc为截止频率，FSF为频率缩放因子，那么这个频率缩放因子是个什么概念？计算截止频率fc时，FSF怎么参与计算？
使运放趋于稳定是对的，因为若按平常的用法，没有R5、R6，则会由于后面有个容性负载C3导致运放自激震荡，加入R5、R6有提高稳定度，防止自激震荡的作用。
然手册中说：
特别是提供一个输入滤波器这个说法，仍没有说清楚滤波器截止频率的问题，还有，这个值是大体上令人满意的，少许的改变能提高差分ADC的性能，请问，我不知道该截止频率怎么计算，怎么改变？难道只能用multisin去仿真着试吗？
单端等效模型如下图
从Vi到Vo的传输函数H1(s)
电路总的传输函数如手册16页所示
H1(s)就是Hd(f)第一个括号里的部分，其中把FSF*fc看成一个整体即可，或者说，H1(s)的两个根，他们的积就是FSF*fc。
