大家好，
我们知道高速运放比如100MHZ的运放，在放大小信号的时候，运放的电源需要很小的纹波。有些运放带POWER DOWN 或者ENABLE之类的脚。这些脚是数字控制的，可能从FPGA或者CPU那边来的信号。
我们知道，数字区的地和模拟区的地尽量不要混在一起。但有一篇文章把我弄糊涂了。他的意思是，由数字区电源供电的数字逻辑不能直接驱动运放的 ENABLE或者POWERDOWN 引脚。因为对于集成电路来书，任何逻辑无非都是由PN节构成的，PN节之间对高频信号来说，是短路的，或者接近短路。比如说一个非门，输入1，输出0。如果把数字控制信号接到非门的输入，输出端去驱动模拟运放的，那么数字区电源的纹波会透过（低阻）非门耦合到模拟区域的电源上。从而污染模拟区电源，让高速高精度运放和ADC性能降低很多。
那么如果是这样的话，数字域去控制模拟域岂不只能用光耦了？用数字隔离方案可能都不行。那有什么好办法来控制运放呢？
请哪位大师可以说说这方面应该怎么处理吗？
