This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
比如附件图中我用CPLD给AD芯片产生一个时钟。这里的R和C是如何选取的？谢谢指导！
电路里的R C不能简单看作RC滤波电路。选取R一般不超过50欧，这个电阻为是了阻抗匹配，它的理论值是这样计算，它与CPLD引脚输出阻抗加起来等于50欧。在PCB layout 时这个电阻要紧靠CPLD引脚。同时时钟线用50欧阻抗的微带线。
这个电路上的电容一般不加，加了是为了滤除一些杂波。容值一般很小，要做好板好实验测定。
非常感谢！
