TLV9151: 单位增益下，接动态负载，输出端有周期性跌落。

您好，

为防止存在歧义您可以附上测试电路图吗？您加MOS管开关电路是想让运放的负载在无负载和25mA负载间切换吗？

您可以分别测出MOS管导通和关断稳定后的运放输出电压吗？这样可以排除10HZ控制信号的影响

您好Amy:

感谢您的回复，

1. 实际PCB上测试电路与TINA所建模型一致，见下图（在仿真软件上也可见VF1有周期震荡，PCB实际验证类似，只是PCB上看震荡很规律）

2. 加MOS开关电路是想让运放的负载在无负载和25mA负载间切换(为验证运放带动态负载能力)

3. 将MOS管关断，只带负载电阻，实测输出波形稳定，无周期波动。

4.这是与LDO的“负载调整率”类似的原理么？

1、PCB板上是否也有C3 330uF电容？建议您去掉C3，C3相当于运放的容性负载，运放驱动容性负载的能力是有限的，这会降低电路稳定裕度，也会降低运放的响应速度。

4、应该是的，LDO内部结构也分很多种，关于LDO的问题，请在“电源管理”版块发帖，请电源工程师为您提供帮助。

您是用TINA仿真的吗？您可以附上仿真文件吗？我想具体再看下

Hi Amy

PCB板上也有330uF电容，考虑过容性负载的影响，将330uF电容去掉后，实测上下冲幅度会更大些，与TINA仿真类似，见下图

TLV9152_RefDesign.TSC

PCB板上焊接上330uF电容，测试输出效果也与仿真差不多吗？因为我看 TLV9151 datasheet 给出的容性负载是1000pF，大于这个值输出过冲很厉害：

Hi Amy

电路板上去掉330uF后，实测波形与仿真类似，我理解这是由于输出瞬态不足造成的。

我注意到TLV9151带容性负载的能力，验证模型就是为了验证TLV9151在高负载电容下是否稳定，实测静态下(MOS一直打开，后端加一固定值电阻)输出未见过冲现象，动态负载下(MOS管周期性打开关闭)输出端有波动，且与TINA仿真结果类似。

关于判断电路的稳定性，建议您按照下面链接中的6.4章节 使用TINA-TI 判断运放的稳定性，仿真验证：

[FAQ] 德州仪器高性能模拟器件高校应用指南

我也理解这应该与运放的动态负载响应速度有关，具体应该与运放的开环增益、输出电流驱动能力参数有关，您可以考虑换一个开环增益大的、输出电流能力大的运放，这应该可以改善动态负载下的输出波形。您可以先找个开环增益大的、输出电流能力大的运放TINA仿真看一下输出效果。我明天有时间也会找一下仿真下

Hi Amy

按你的建议我会尝试找一款运放在TINA上做下仿真。

另外我不是很理解，很多运放的容性负载能力都不是很大(CL与输出端Ro形成新的极点，降低相位裕度)，一般在10pF~10nF都有，但我在实际应用时，后端加的是100uF，甚至更大，如果是静态负载并未见到输出有过冲振荡情况，这是由于的实际应用中输入VIN是单位阶跃信号决定的么？

您实际测试输入1kHz 0.1Vpp 方波信号输出是怎样的？

您也可以用TINA 仿真下输出端接大电容时的稳定裕度

输入1kHz 0.1Vpp 方波信号，在有330uF电容时波形如下（无电容时波形与输入一致）