This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我要放大一个由FPGA生成的脉冲信号，脉冲宽度10ns，脉冲周期10us，要求是脉冲幅值要从1.8V放大到6.5V，没有脉冲的时候尽可能的保持电压为零。上升下降沿保持在500ps，最大不能超过1ns。请问我要怎么去设计这个放大器？用什么样的器件？
亲，如果有可能，建议用高速CMOS逻辑门放大信号。
OPA695 可以做
这个速度非常之快，
一是大信号摆率 为9400V/us
二是 小信号带宽约为2G
这对运放的要求非常高。
可以采用分立器件，类似微波管一类结合变压器的结构来做。
