你好，先说一下我的问题，在调试AIC3254时，发现只要涉及到miniDSP参与的，在我自制的电路板上配置后 HPL, HPR没有输出，在EVM-K评估板上可以正常工作。
实验1 可以说明 我自制电路板的硬件是没有问题的，具体实验如下：
1. 用评估软件 AIC3254 CS 在EVM-K评估板 测试Features里的实例 AGC， 在评估板上 HPL, HPR 输出正常。
2. 用相同的参数，在我自电路板上配置后，输出正常。
3. 配置文件为：（AIC3254 CS目录下的文件 Texas Instruments\AIC3254 CS\DATA\EVM\AIC3254\AGC\AGC_ON_BOARD_DIFF_MIC.txt）
实验2 涉及到miniDSP配置时，自制电路板没有输出，具体实验如下：
1. 用评估软件 AIC3254 CS 在EVM-K评估板 测试miniDSP里的实例 Stereo AGC， 在评估板上 HPL, HPR 输出正常。 用示波器测得 MCLK = 11.2896 MHz
2. 用相同的参数，在我自制电路板上配置后，没有输出。我没有使用I2S接口。自制电路板给的 MCLK 频率为 11.4MHz左右。
3. 配置文件为：（AIC3254 CS目录下的文件 Texas Instruments\AIC3254 CS\DATA\EVM\AIC3254\ST_AGC\ST_AGC.cfg）
想问一下，涉及到miniDSP配置时，需要额外的配置参数吗？或者 有什么特殊需要注意的地方？
希望熟悉AIC3254的工程师帮我解答一下，非常感谢。
你好。做了一个如下图的实验（下面有 PurePath 生成的 寄存器 配置信息，我使用了 3254内部LDO供电，没用 I2S接口，MCLK 11.4 MHz左右， 评估板是11.28 MHz）：
1. 在 EVM-K 评估板上， 有 声音输出到 HPL。
2. 在我自制的板子上， 没有 声音输出。
寄存器 配置信息 如下：
# page 0 is selected w 30 00 00 # # reg[ 0][ 1] = 0x01 ; Initialize the device through software reset > 01 # Delay 10 d 10 # page 1 is selected w 30 00 01 # # reg[ 1][ 1] = 0x08 ; Power up AVDD LDO; Disable weak AVDD to DVDD connection; Enable Master Analog Power Control, AVDD LDO Powered; Disable weak AVDD to DVDD connection > 08 # # reg[ 1][ 2] = 0x01 ; Enable Master Analog Power Control > 01 # # reg[ 1][ 71] = 0x32 ; Set the input power-up time to 3.1ms w 30 47 32 # # reg[ 1][123] = 0x01 ; Set REF charging time to 40ms (automatic) w 30 7b 01 从 Page 8 开始涉及 miniDSP 配置 太多了，先在此省略。 # page 0 is selected w 30 00 00 # # reg[ 0][ 60] = 0x00 ; DAC prog Mode: miniDSP_A and miniDSP_D NOT powered up together, miniDSP_A used for signal processing w 30 3c 00 # # reg[ 0][ 61] = 0x00 ; Use miniDSP_A for signal processing > 00 # # reg[ 0][ 17] = 0x08 ; 8x Interpolation w 30 11 08 # # reg[ 0][ 23] = 0x04 ; 4x Decimation w 30 17 04 # w 30 0f 03 # > 88 # w 30 15 03 # > 88 # page 8 is selected w 30 00 08 # # reg[ 8][ 1] = 0x04 ; adaptive mode for ADC > 04 # page 44 is selected w 30 00 2c # # reg[ 44][ 1] = 0x04 ; adaptive mode for DAC > 04 # page 0 is selected w 30 00 00 # # reg[ 0][ 5] = 0x91 ; P=1, R=1, J=8 w 30 05 91 # # reg[ 0][ 6] = 0x08 ; P=1, R=1, J=8 > 08 # # reg[ 0][ 7] = 0x00 ; D=0000 (MSB) > 00 # # reg[ 0][ 8] = 0x00 ; D=0000 (LSB) > 00 # # reg[ 0][ 4] = 0x03 ; PLL_clkin = MCLK, codec_clkin = PLL_CLK, PLL on w 30 04 03 # # reg[ 0][ 12] = 0x88 ; MDAC = 8, divider powered on w 30 0c 88 # # reg[ 0][ 13] = 0x00 ; DOSR = 128 (MSB) > 00 # # reg[ 0][ 14] = 0x80 ; DOSR = 128 (LSB) > 80 # # reg[ 0][ 18] = 0x02 ; NADC = 2, divider powered off w 30 12 02 # # reg[ 0][ 19] = 0x88 ; MADC = 8, divider powered on > 88 # # reg[ 0][ 20] = 0x80 ; AOSR = 128 > 80 # # reg[ 0][ 11] = 0x82 ; NDAC = 2, divider powered on w 30 0b 82 # page 1 is selected w 30 00 01 # # reg[ 1][ 51] = 0x40 ; Mic Bias enabled, Source = Avdd, 1.25V w 30 33 40 # # reg[ 1][ 52] = 0x40 ; Route IN1L to LEFT_P with 10K input impedance; Route CM1L to LEFT_M with 10K input impedance; Route IN2R to RIGHT_P with 10K input impedance; Route IN1L to LEFT_P with 10K input impedance > 40 # # reg[ 1][ 54] = 0x40 ; Route CM1L to LEFT_M with 10K input impedance w 30 36 40 # # reg[ 1][ 55] = 0x40 ; Route IN1R to RIGHT_P with 10K input impedance > 40 # # reg[ 1][ 57] = 0x40 ; Route CM1R to RIGHT_M with 10K input impedance w 30 39 40 # # reg[ 1][ 59] = 0x00 ; Enable MicPGA_L Gain Control, 0dB w 30 3b 00 # # reg[ 1][ 60] = 0x00 ; Enable MicPGA_R Gain Control, 0dB > 00 # page 0 is selected w 30 00 00 # # reg[ 0][ 81] = 0xc0 ; Power up LADC/RADC w 30 51 c0 # # reg[ 0][ 82] = 0x00 ; Unmute LADC/RADC > 00 # page 1 is selected w 30 00 01 # # reg[ 1][ 20] = 0x25 ; De-pop: 5 time constants, 6k resistance w 30 14 25 # # reg[ 1][ 12] = 0x08 ; Route LDAC to HPL w 30 0c 08 # # reg[ 1][ 13] = 0x08 ; Route RDAC to HPR > 08 # # reg[ 1][ 14] = 0x08 ; Route LDAC to LOL > 08 # # reg[ 1][ 15] = 0x08 ; Route LDAC to LOR > 08 # page 0 is selected w 30 00 00 # # reg[ 0][ 63] = 0xd4 ; Power up LDAC/RDAC w/ soft stepping w 30 3f d4 # page 1 is selected w 30 00 01 # # reg[ 1][ 16] = 0x00 ; Unmute HPL driver, 0dB Gain w 30 10 00 # # reg[ 1][ 17] = 0x00 ; Unmute HPR driver, 0dB Gain > 00 # # reg[ 1][ 18] = 0x00 ; Unmute LOL driver, 0dB Gain > 00 # # reg[ 1][ 19] = 0x00 ; Unmute LOR driver, 0dB Gain > 00 # # reg[ 1][ 9] = 0x3c ; Power up HPL/HPR and LOL/LOR drivers w 30 09 3c # page 0 is selected w 30 00 00 # # reg[ 0][ 64] = 0x00 ; Unmute LDAC/RDAC w 30 40 00 # # reg[0][82] = 0 w 30 52 00 # # reg[0][83] = 0 > 00 # # reg[0][86] = 2 w 30 56 02 # # reg[0][87] = 150 > 96 # # reg[0][88] = 40 > 28 # # reg[0][89] = 56 > 38 # # reg[0][90] = 40 > 28 # # reg[0][91] = 6 > 06 # # reg[0][92] = 0 > 00 # # reg[0][84] = 0 w 30 54 00 # # reg[0][94] = 2 w 30 5e 02 # # reg[0][95] = 150 > 96 # # reg[0][96] = 40 > 28 # # reg[0][97] = 56 > 38 # # reg[0][98] = 40 > 28 # # reg[0][99] = 6 > 06 # # reg[0][100] = 0 > 00
你好：
以下为AIC3254相关原理图。
1. 输入电源3.3V。应用3254的LDO供电，没有采用外部电源。
2. 麦克输入 应用 IN1_L和IN1_R。 输出只有 HPL。
3. 用SPI配置3254 (EVM-K评估板 上用的是I2C).
4. 没有用I2S 接口， 只是 MCLK提供了 时钟 约为 11.4 MHz
5. 其它部分的原理图应该是跟 评估板一致的。
