环境描述：
1.aic3204做主，c6748做从，IIS接口交互。
2.普通业务时WCLK BCLK输出正常。
配置说明：
1.P0_R27_D3=1,P0_R27_D2=1, BCLK/WCLK output。
2.P0_R29_D2=0, BCLK/WCLK are used in clock。
问题说明：
当设置P2_R2_D3=1关闭模拟电源快时BCLK/WCLK 无clock输出；开启模拟电源快P2_R2_D3=0时BCLK/WCLK clock正常输出
希望：BCLK/WCLK在模拟电源关闭时BCLK/WCLK正常输出clock
