TLV320aic3104 输出问题

user6598090

Other Parts Discussed in Thread: TLV320AIC3104

硬件上音乐从输入LINE1L 输入，从HPROUT输出

软件上配置 LINE1L -> PGA L -> ADC L -> IIS ->DAC L -> HPROUT 通路

问题

1.IIS 作为master 声音可采样，作为slaver 声音采样不正确

2. PGA L ADC L IIS正常配置， HPROUT 仅仅power on，DAC不做任何配置，或者mute或者 powerdown,都能从HPROUT 听到一个大约输入音乐十分之一音量的音乐，带有很大的杂音,HPROUT muted都不能消除。如果mute PGA_L，或者 ADC power down或者IIS不配置或者 HPROUT power down就不能听到声音

请问，DAC在默认不参与的情况下，就可以从输出端听到声音么？或者什么其他的配置影响？

配置参数如下

//CLOCK
{0, 0x00},
{1, 0x80},

{102, 0x02},
{101, 0x00}, //PLLDIV OUT

{7, 0x00},
{2, 0x00}, //NEED CHECK
{3, 0x81}, //P = 1, R = 1, K = 8.192, which results in J = 8, D = 1920

{4, 0x20},
{5, 0x1E},
{6, 0x00},

{12, 0x00},

//I2S
{8, 0xF0}, //BCLK/WCLK is input
{9, 0x07}, //I2S mode, 16bit //Check if re-sync need.
{10, 0x00},//OFFSET = 0

//output
{14, 0x00},// 鐢靛杈撳嚭
{40, 0x80}, //1.8V
{42, 0xAE}, // 杈撳嚭绾т笂鍗囧欢鏃?400ms锛屼俊鍙蜂笂鍗囨椂闂?4ms}

//ADC
{19, 0x04}, // MIC1LP CONNECT TO LEFT-ADC, LEFT-ADC is powered up.
{24, 0x00}, // MIC1LP CONNECT TO RIGHT-ADC471
{22, 0x7C}, // RIGHT-ADC power up
{25, 0x00}, // MICBIAS power down //need check
{15, 0x28}, //Unmute Left PGA, set gain to 26 dB
{16, 0x28}, //Unmute RIGHT PGA, set gain to 26 dB

//DAC

// HPROUT
{ 65, 0x01 },

4 年多前

0 Amy Luo 4 年多前

TI__Guru**** 185470 points

您好，
1、请查看下面文档master和slaver配置区别：
www.ti.com/.../slaa469a.pdf
2、您现在的情况是录音可以正常录音的吗？问题是HPROUT不power down就有输出？
那么录音时，您为什么不将DAC和HPROUT都power down，看数据手册Figure 10-2，PGA到HPOUT是直通的

0 user6598090 4 年多前回复 Amy Luo

Prodigy 60 points

1.是按照文档中的Figure 2. ASI Slave Mode这种方式配的，不过是12M的MCLK，然后用PLL配置，然后就是采样数据有问题，同样的配置，将其配置为master就OK

2.现在的情况不是想做录音，是想做一个采样存储播放的一个过程，就是实现 LINE1L -> PGA L -> ADC L -> DAC L -> HPROUT 的一个过程

配置这个过程的时候，就一直听到有杂音，所以想看看是哪里造成的，才尝试一个一个关闭测试，测试发现了这个结果，就是不论DAC做任何配置，都能从HPROUT 听到一个大约输入音乐十分之一音量的音乐，带有很大的杂音,HPROUT muted都不能消除。这点就很疑惑，还是说在某种情况下，DAC是不受控制的？做这个测试的时候音源音量输出很大，是否因为超负载所以DAC不受控？

另外就是PGA到HPOUT应该不是直通的，是需要寄存器60等配置的，配置为直通的时候，声音要比现在配置DAC的这种方法大很多

然后就是ADC端，我把所有输入都通过100nf的电容接地，ADC的到的数据都是一个大约在0x0200的值（16位采样），而且上下波动，一部分数据如下

0x01eb, 0x01ff, 0x01e2, 0x01fc, 0x01de, 0x01fe, 0x01df, 0x0203, 0x01e3, 0x01f7, 0x01da, 0x01fe, 0x01e1, 0x01fb, 0x01df, 0x01f7,
0x01d5, 0x01ff, 0x01df, 0x01ff, 0x01e1, 0x0200, 0x01df, 0x0207, 0x01e8, 0x0200, 0x01e2, 0x01f8, 0x01dc, 0x01f9,

把这个数据通过DAC播放，应该就是杂音的由来，为什么载接地的情况下，数据采集依然抖动这么大？

0 Amy Luo 4 年多前回复 user6598090

TI__Guru**** 185470 points

1、在slave模式下，您输入的 BCLK和WCLK用示波器实测是怎样的？是否与MCLK同步？
2、我的意思就是从PGA到HPOUT输入端有一个通道，可能使得不管怎样配置DAC，都有可能噪声从PGA直接耦合过来
您要实现 LINE1L -> PGA L -> ADC L -> DAC L -> HPROUT，这其中就包含了录音和播放过程，因此我想让您分别验证录音和播放这两个过程是否正常，正常后，在看录音存储播放的情况
TLV320AIC3104模拟输入具有直流偏置，所以才需要AC耦合输入，但是建议您采用0.47uF耦合输入电容。您这里采集的0x0200是输入端的偏置电压，其上下波动就是噪声信号了

0 user6598090 4 年多前回复 Amy Luo

Prodigy 60 points

1.测试 BCLK和WCLK是与MCLK同步同步的，并且由主机保证，目前slaver还是不可用，采用mater模式OK

2.（可能使得不管怎样配置DAC，都有可能噪声从PGA直接耦合过来）这里过来的不是噪声，而是带噪声的音乐，也就是说音乐音量很大时候音乐直接越过DAC控制输出了，按照上面的说法，从PGA到HPOUT这个通道在某种条件下是自动打开的或者溢出？

录音和播放过程分别验证，

录音过程：在接地输入的情况下，数据如0x0200是这样的数值上下波动，范围在5之内，

播放过程：播放同一个数值，有轻微的噪声，如果播放一首歌，有很大的噪声，有类似电流的滋滋声以及回响的噪声，声音不清澈，音量大约是歌曲的三分之一，目前的数据都是AC耦合，输入端都是采用100nf的电容耦合，应该是输出输入都有噪声，

而用直连的方式，即PGA->HPROUT,声音清澈杂音吗，应该不是外围电路的噪声，可能是ADC，I2S或者DAC配置上的噪声

音频

音频论坛

TLV320aic3104 输出问题