• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 18 名订阅用户
  • 次查看 1639 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

关于TAS5733L芯片的ADR/FAULT引脚

user5882211
Prodigy 50 points
Other Parts Discussed in Thread: TAS5733L

我使用了TAS5733L芯片想要做一个I2S放大的功放，设计目前出现的问题是，将ADR/FALUT设置为输出后，我在该引脚处加入了一个LED观察输出的是1还是0，结果是接上电源后，这个LED一闪一闪，也就是说ADR/FAULT引脚在高电平和低电平之间一直转换，请问这是哪个环节出了问题，根据数据手册取消了静音设置了主音量和左右声道音量接上喇叭并没有声音

  • 0
    Prodigy 50 points

    PVDD是使用12V/3A的电源模块提供电源，AVDD是将电压模块降压后得到3.3V供电

  • 0
    TI__Guru**** 295050 points
    您好, 按照8.2.1.2.5.1 Start-Up Sequence 上电时序完成之后,将此引脚配置为输出的对吧? 建议您用示波器监测这个脚的状态,
    可以附上这个引脚的波形, 电路也方便分析.
  • 0 回复 Kailyn Chen
    Prodigy 50 points
    您好，身边暂时没有示波器等到时候我再把图发上来，还有因为PVDD和AVDD使用的是同一个电源输入只是进行了压降分给AVDD，所以理论上他们是同时变为高电平的，也就是不符合8.2.1.2.5的上电时序，ADR/FAULT引脚在输出高低电平之间不断变化是否可能是因为这个上电时序的错误，还有一个问题，该引脚是反映欠压或者过压错误的引脚，但是我不太清楚这个欠压过压是针对哪个地方的电压得出来的欠压过压，请问能告诉我一下吗？
  • +1 回复 user5882211
    TI__Guru**** 295050 points

    过压和欠压指的是AVDD和PVDD.  datasheet中有描述,可以看大当PVDD和AVDD分别达到７.６V和２.７V时，才视为正常电压．

    While powering up, the POR circuit resets the overload circuit (OLP) and ensures that all circuits are fully operational when the PVDD and AVDD supply voltages reach 7.6 V and 2.7 V．

    PVDD的欠压有给出：