This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DRV595: 关于DRV595的几个疑问

Part Number: DRV595

想使用DRV595作为TEC的驱动芯片,有几个问题请教

总体用法:如果单端输入,IN-接3V恒压,IN+在3V上下波动,OUTP和OUTN根据IN+和IN-的差值输出不同占空比的波形。PWM指的就是OUTP和OUTN输出波形
。不知道这么理解对不对?
有以下几个疑问:
1. 如果IN-接3V恒压,IN+的范围是多少呢?或者说当IN+大于多少时,OUTP一直为高电平,OUTN一直为低电平?这个时候Load current会一直增加吗?
2. 手册中figure6~9中的frequency是什么频率?是OUTP和OUTN的PWM频率吗?表格ELECTRICAL CHARACTERISTICS中的fOSC(376kHz~1278kHz)又是什么?
3. GVDD=6.9V, 手册中"In Master mode, the SYNC terminal is an output, in Slave mode, the SYNC terminal is an input for a clock input.
TTL logic levels with compliance to GVDD." SYNC服从TTL电平标准,如何兼容GVDD呢?
4. 我用网站的提供的Spice Model进行仿真,原理图如下,报错“Less than 2 connections at node X_U3.HNS.” 原理图封装没有HNS呀?

非常感谢!

  • 1. IN+或IN-的电压范围为0.5V~4.5V,在这个范围内即可。所以单端输入,IN-偏置到3V, IN+的电压范围在0.5~4.5V范围即可。

    关于OUTP或OUTN以及负载电流的情况,可以参考datasheet 不同调制方案的结果,参考FIgure 16和17的BD 调制和1SPW调制。

    2.  FIigure6-9中的频率指的是信号的频率,而fOSC的频率是内部晶振的频率,DRV695内部集成PLL,采用多种开关频率选项,目的是与主/从选项一起、使同步多个器件成为可能 。

    3.这里指的兼容GVDD,指的是电平参考的是GVDD,比如SDZ或者MODSEL则是以AVCC为参考。

    4. 在仿真之前,建议先做一个ERC校验,确认电路连接都没问题之后再进行仿真。

    另外,您是用什么仿真的?建议使用TINA,DRV595已经提供了TINA reference model,安装TINA,打开之后,如果和您的实际电路不符,可以在上面进行修改并仿真。

  • 感谢您的回答

    1. OUTP和OUTN输出的PWM的频率是哪个决定的呢?

    2. 我下载PSpice for TI, 安装时提示“Pspice for Ti is not supported on this operating system” ,我的电脑是win8 64位。想知道这个软件需要什么版本的操作系统?

  • 1. 您好,我又看了下数据手册,PWM输出的开关频率最高达到1.2Mhz, 是由FS0,FS1和FS2来决定的。即Page5的电气参数表格中给出的fOSC在不同FS0~FS2的配置下不同的开关频率。

    2.Pspice for TI需要win10的操作系统,具体如下:

  • 采用DRV595做TEC控温器件

    如果IN-接3V固定电压,IN+是不是就应该接PID之后的控制信号了?

    比如IN-=3V,当温度达到目标值,IN+也应该等于3V,此时DRV595的输出OUTP和OUTN输出相同的波形,手册中figure16和17中的load current保持在0A?

    不知道这么理解对不对?

  • 抱歉回复晚了,我现在看下您的问题。