请问该芯片是否支持如下应用：
模拟音频信号输入，同时输出iis 数字信号，并把这个信号同时输出到HP/LP out。
具体的信号线路如图所示。
之所以这样问，是我们看到datasheet里有类似：
DACs must be powered down in order to use ADC processing
这种说法。
如果可以这样使用，请问具体的涉及的寄存器有哪些，谢谢。
模拟音频信号输入，同时输出iis 数字信号，并把这个信号同时输出到HP/LP out。
您好，看这个架构图是可以的呢。
左通道的ADC输出数字信号DOUTL，同时开关SW_D１闭合，然后这个路径就是到DACL，经过后端的配置输出到HP/LP output/
之所以这样问，是我们看到datasheet里有类似：
DACs must be powered down in order to use ADC processing
这里我理解的是只针对record-only的要求呢。
这句话里的的DINL和DINR，不单单是指IIS输入的数字信号，也可以是ADC采样后的输出信号对么？
我认为只指的I2S的输入信号 DIN。 通过路径也可以看出只是DIN输入来的数据。
下一步我该如何去定位DAC没有输出的问题呢？
从您的应用来看，您的需求“ 模拟音频信号输入，同时输出iis 数字信号，并把这个信号同时输出到HP/LP out。”
首先输出I2S信号，那么是需要经过ADC处理的，也就是蓝色路径
并把这个信号同时输出到HP/LP output的话， 经过讨论，您的意思是还是模拟音频输入，输出到HP/LPoutput，但是这个路径只能通过PGA 旁路过来，也就是下面这个路径，也就是不经过AD/DA的处理。所以这个路径和上面输出I2S的路径是矛盾的。
音频信号进来，经过ADC采样，通过IIS输出，同时采样后的ADC数字信号，输出给后级DAC，通过HP/LP输出。
不好意思，上面您提到的采样后的ADC数字信号，我以为您指的DIN。
我明白您的意思了，你需要的是蓝红两个路径，从这个架构图来看，当SW-D1闭合之后，DINL和ADC采样后的信号一起进入后端，然后通过Register8-D2 bit控制路径是选择Normal Left Channel Processing还是3-D Digital Audio Processing。 按照上面的提示当record 模式时3-D Processing is not available in Record Mode。所以通过这个内部架构的switch控制，这两个路径都是可行的。
