TLV320AIC3104: 3104是否可以工作在对音频的采样+回放模式下？

如果R107-D3设置为1，但是DAC不关的话，这个时候ADC输出的信号是否能输出到DAC然后输出音频呢？

感谢回复。 SW-D1闭合的时候，SW-D2 ～ SW-D4也是闭合的。 这种情况下，DAC是可以不关闭的？  我们这样设置了之后，在后面HPOUT没有听到声音。 如果用PGA_L/R直接bypass过来是有声音的。 这种我们一般需要怎么查呢？ 

HaiTing Lyu 说：

SW-D1闭合的时候，SW-D2 ～ SW-D4也是闭合的。 这种情况下，DAC是可以不关闭的？

DACL和DACR是处理DINL和DINR的数字信号，然后在经过DAC将这些数字信号转化为模拟信号到HP输出。

如果只是需要通过I２S接口对ADC转化的数字信号进行处理，后端的路径关闭的，　这时候才会将DAC power down。

HaiTing Lyu 说：

如果用PGA_L/R直接bypass过来是有声音的。

那这个路径是ADC也power down。直接PGA这里bypass到HP输出。

DACL和DACR是处理DINL和DINR的数字信号，然后在经过DAC将这些数字信号转化为模拟信号到HP输出。

这句话里的的DINL和DINR，不单单是指IIS输入的数字信号，也可以是ADC采样后的输出信号对么？

如果是这样，下一步我该如何去定位DAC没有输出的问题呢？

HaiTing Lyu 说：

这句话里的的DINL和DINR，不单单是指IIS输入的数字信号，也可以是ADC采样后的输出信号对么？

我认为只指的I2S的输入信号 DIN。 通过路径也可以看出只是DIN输入来的数据。

HaiTing Lyu 说：

下一步我该如何去定位DAC没有输出的问题呢？

从您的应用来看，您的需求“ 模拟音频信号输入，同时输出iis 数字信号，并把这个信号同时输出到HP/LP out。”

首先输出I2S信号，那么是需要经过ADC处理的，也就是蓝色路径

并把这个信号同时输出到HP/LP output的话， 经过讨论，您的意思是还是模拟音频输入，输出到HP/LPoutput，但是这个路径只能通过PGA 旁路过来，也就是下面这个路径，也就是不经过AD/DA的处理。所以这个路径和上面输出I2S的路径是矛盾的。

抱歉我的需求描述有些问题。我再澄清一下：

我的需求是，音频信号进来，经过ADC采样，通过IIS输出，同时采样后的ADC数字信号，输出给后级DAC，通过HP/LP输出。

这个需求，是否可以通过tlv3104满足？ 

HaiTing Lyu 说：

我的需求是，音频信号进来，经过ADC采样，通过IIS输出，同时采样后的ADC数字信号，输出给后级DAC，通过HP/LP输出。

是可以满足的，这正是音频codec的工作流程。

Kailyn Chen 说：

我认为只指的I2S的输入信号 DIN。 通过路径也可以看出只是DIN输入来的数据。

我有点搞糊涂了，那请问您之前这句话里的是什么意思呢？

Kailyn Chen 说：

音频信号进来，经过ADC采样，通过IIS输出，同时采样后的ADC数字信号，输出给后级DAC，通过HP/LP输出。

不好意思，上面您提到的采样后的ADC数字信号，我以为您指的DIN。

我明白您的意思了，你需要的是蓝红两个路径，从这个架构图来看，当SW-D1闭合之后，DINL和ADC采样后的信号一起进入后端，然后通过Register8-D2 bit控制路径是选择Normal Left Channel Processing还是3-D Digital Audio Processing。 按照上面的提示当record 模式时3-D Processing is not available in Record Mode。所以通过这个内部架构的switch控制，这两个路径都是可行的。