请教个问题。我用这个芯片作为时钟扩展,一个芯片是输出3路3MHz,另一个芯片输出3路48Khz,发现在48KHz的输出波形上高电平有3MHz频率叠加(上升沿和下降沿都叠加上去了)。布线是按照芯片指导布的,两个芯片输出时钟走线在不同的层,想问下为什么会出现这种干扰?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
请教个问题。我用这个芯片作为时钟扩展,一个芯片是输出3路3MHz,另一个芯片输出3路48Khz,发现在48KHz的输出波形上高电平有3MHz频率叠加(上升沿和下降沿都叠加上去了)。布线是按照芯片指导布的,两个芯片输出时钟走线在不同的层,想问下为什么会出现这种干扰?
您好,
感谢您对TI产品的关注!为更加有效地解决您的问题,我们建议您将问题发布在E2E英文技术论坛上(英文论坛对应子论坛链接:https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum),将由资深的英文论坛工程师为您提供帮助。