Other Parts Discussed in Thread: PLLATINUMSIM-SW
现象是分母用最大,很多频点会出现跑动的杂散,有些频点又不会出现,该怎么去消除。如果需要通过改变分母,该怎么避免小数杂散。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
现象是分母用最大,很多频点会出现跑动的杂散,有些频点又不会出现,该怎么去消除。如果需要通过改变分母,该怎么避免小数杂散。
您好,
这个杂散看起来非常接近109/125。 FPD=100MHz 时,这会在100/125 = 0.8MHz 增量且无次分数杂散时产生杂散。
但是将其表示为较大的不等效分数只会使杂散变得更糟。
您目前看到的就是使用这些较大的不等价分数的影响。
可以尝试以下方法:
相位检测器周期= 1/100MHz = 10ns
分母:4294967295
请注意,该长度可以被3整除,因此分数序列长度为:
一阶和二阶调制器:4294967295
3阶和4阶调制器:4294967295 x 3.
您有三阶调制器,因此该序列的重复长度为: 4294967295 x 3 x 10ns = 128s
也就是说,您可以看到它。 您可以将调制器阶数减少到二阶,然后您就可以看到它速度提高了3倍。
此外,如果您选择不可被2或3整除的不同分母,其速度也会快3倍,即您可以尝试4294967293。
但是,除非您确实需要该分数分辨率,否则我们会建议考虑以更简单的方式表示分数。
此外,ti.com/tool/PLLATINUMSIM-SW 中的 PLLatinum sim 工具对杂散进行了建模。 在这种情况下,您将建模为1/5的分数,并且假设随机化为100%。
您好,
如果后续有问题的话您可以随时reopen这个帖子。
1) 对于不降低的大分母、这些跑动的杂散将会存在。 因为序列的重复长度非常长,以至于您可以直观地看到它。 因此,在创建大分母(例如1000000/4000001而不是1/4)时,如果没有必要,则需要考虑这一点。 例如在以上的示例中,您得到的分数为3745211481/4294967295,得到的输出为10187.1999999994。 但这是你真正想要的,或者你真的想要的109/125,这将提供一个10187.2的输出。部分的109/125将有更好的方式在所有方面的杂散。
您的分数大约为1/5,是非常合理的。 如果它接近0、1或1/2,杂散可能会变得更糟。
2)除了不使用较大的分数之外,分数的选择也可能产生影响。 如果您需要大分数,可能还会尝试不使用整个分子,假设您选择的分母为100000000或10000001,那么重复率会快得多。
请注意,即使只是像17/100之类的分数,实际上也存在移动杂散,但由于杂散行进得太快,环路滤波器也可以将其跟踪出去。 只有在这种情况下,杂散频率才会很低,可以看到杂散移动。
您好,对于跑动的杂散,目前通过改小分母,同时将MASH_ORDER改为4阶,好像已经看不到了,我们会继续测试验证,再确认情况。
但将MASH_ORDER改为4阶,恶化了相噪,想通过改鉴相频率为200MHz来优化,但发现最前面图片中的点的相位噪声异常,-98dBc/Hz@10KHz(100MHz鉴相频率,mash_order:4阶,相噪为-114dBc/Hz@10KHz),但其他点又是正常的(例如3.4G左右)。同时在过去的使用过程中,还发现使用200MHz鉴相有些频点锁出不来。
对于使用200MHz鉴相造成的部分频点相噪异常和不能锁出,有处理过的经验吗或者能从哪些方面来帮助分析一下,麻烦了。
对于 4 阶调制器,最小 N 分频为 40。因此,对于低于 8 GHz 的 VCO 频率,它违反了这一限制。所以这可能是锁定的问题。对于低阶调制器,最小 N 分频较低。
较高的鉴相器频率会将 MASH 能量推向更高的频率,因此通常是有益的。
另请注意,如果将相位检测器从 100 MHz 增加到 200 MHz,这会改变环路带宽,除非更改环路滤波器组件。要在不更改环路滤波器的情况下保持相同的环路带宽,您可以同时将电荷泵增益降低 50%,以保持相同的环路带宽和相位裕度。