LMK04828: 这个芯片两个PLL均无法锁定

这个是芯片外围电路的原理图

您好，关于您的 问题，我看下您的配置，尽快给您答复。

您好，我用TICSpro试了下，根据您的输入输出得到的配置是相同的。

你是根据Status_LD1和Status_LD2 来判断的PLL是否lock了是吗？

抱歉我这么晚回复您，是这样的，我们硬件之前的设计是按照ADC12QJ1600的电路图设计的，如下图，这上面红框框柱的CPout和OSCIN组成的反馈回路中并没有链接压控晶振和滤波器，导致pll1的反馈回路无法建立，并且pll2没有输入，导致这两个PLL均无法锁定。

现在我的解决方案是在CLKIN1的接口中接入一个500M的频率，然后再VCOMUX中使用EXT VCO，直接将这个500M的时钟跳过两个锁相环，直接进行分频来得出需要的频率，这个使用方式应当也符合ADC12QJ1600EVM的使用方式。