This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在通过SPI配置LMK04821时，发现SDIO的管脚不能正常的拉高或者拉低，导致MCU与LMK04821通信失败，SDIO的幅值一直在1.5V左右。请教一下如何处理。SDIO管脚外部上拉4.7K
地址1f1f 数据ff
您好，
你是否检查了供电电压正常？SDIO作为输入操作正常吗？可以读寄存器值吗？你配置SDIO为push-pull 接口也是这种现象吗？
电压正常 3.3V
read数据，地址1ffe SDIO: 1 00 1 1111 1111 1110 d7-d0（读取数据，波形如上）
时钟数据波形都不太正常，断开芯片端从MCU管脚输出的波形是正常的。不能正常读取寄存器值
你可以附上MCU与LMK04821的接线图吗？SPI 走线多长？MCU与LMK04821 SPI 接口电平兼容吗？是否共地？
用一组SPI控3颗芯片，通过CS片选，使用3-wire spi模式。 目前断掉其余两颗芯片的SDIO，只给一颗通信也不行。SPI走线大概15cm。电平兼容都是3.3V 共地。
SPI 总线上有几个主控端？SPI 走线是否经过了connector？如果有的话，断开与LMK04821 的连接，主控端输出 SPI波形是怎样的？
SPI 驱动接口是push-pull的吗？
以上是spi的波形图，由FPGA配置。信号之间感觉相互叠加。CS在常拉低的情况下，上面还能看到类似数据的波形。数据波形也叠加着时钟信号