配置LMK04828时,时钟芯片输出一次城阙一次不正确
现象为重新烧录程序可能正确,可能不正确,代码配置参数完全一致
您好
LMK04828是一款高性能的时钟生成和分配芯片,广泛用于需要精确时钟控制的系统中。遇到您描述的“时钟芯片输出一次正确一次不正确”的问题,可能是由于多种原因导致的。这里列出一些可能的排查和解决步骤,希望能帮助您解决问题:
硬件连接检查:
电源质量和去耦:
时钟源稳定性:
软件烧录过程:
复位和初始化:
温度和环境影响:
感谢您的回复,我们排查了硬件连接、温度影响、以及复位,包括LMK04828B的输入时钟源也是稳定正确的50M,但是不知道为啥还是每次烧录程序,存在有好有坏的现象,但有个现象为这一次配置好,不断电LMK输出的时钟就一直是正确的,再下一次重新配置就不一定了
我们的输入时钟为50M
输出时钟为
8'd0 : begin data_reg <= {r_w,23'h0000_80};SPI_En <= 1'b1;end 8'd1 : begin data_reg <= {r_w,23'h0000_10};SPI_En <= 1'b1;end 8'd2 : begin data_reg <= {r_w,23'h0002_00};SPI_En <= 1'b1;end 8'd3 : begin data_reg <= {r_w,23'h0100_0A};SPI_En <= 1'b1;end 8'd4 : begin data_reg <= {r_w,23'h0101_55};SPI_En <= 1'b1;end 8'd5 : begin data_reg <= {r_w,23'h0102_55};SPI_En <= 1'b1;end 8'd6 : begin data_reg <= {r_w,23'h0103_01};SPI_En <= 1'b1;end 8'd7 : begin data_reg <= {r_w,23'h0104_22};SPI_En <= 1'b1;end 8'd8 : begin data_reg <= {r_w,23'h0105_00};SPI_En <= 1'b1;end 8'd9 : begin data_reg <= {r_w,23'h0106_F0};SPI_En <= 1'b1;end 8'd10 : begin data_reg <= {r_w,23'h0107_55};SPI_En <= 1'b1;end 8'd11 : begin data_reg <= {r_w,23'h0108_0A};SPI_En <= 1'b1;end 8'd12 : begin data_reg <= {r_w,23'h0109_55};SPI_En <= 1'b1;end 8'd13 : begin data_reg <= {r_w,23'h010A_55};SPI_En <= 1'b1;end 8'd14 : begin data_reg <= {r_w,23'h010B_01};SPI_En <= 1'b1;end 8'd15 : begin data_reg <= {r_w,23'h010C_22};SPI_En <= 1'b1;end 8'd16 : begin data_reg <= {r_w,23'h010D_00};SPI_En <= 1'b1;end 8'd17 : begin data_reg <= {r_w,23'h010E_F0};SPI_En <= 1'b1;end 8'd18 : begin data_reg <= {r_w,23'h010F_55};SPI_En <= 1'b1;end 8'd19 : begin data_reg <= {r_w,23'h0120_14};SPI_En <= 1'b1;end 8'd20 : begin data_reg <= {r_w,23'h0121_55};SPI_En <= 1'b1;end 8'd21 : begin data_reg <= {r_w,23'h0122_55};SPI_En <= 1'b1;end 8'd22 : begin data_reg <= {r_w,23'h0123_01};SPI_En <= 1'b1;end 8'd23 : begin data_reg <= {r_w,23'h0124_02};SPI_En <= 1'b1;end 8'd24 : begin data_reg <= {r_w,23'h0125_00};SPI_En <= 1'b1;end 8'd25 : begin data_reg <= {r_w,23'h0126_F0};SPI_En <= 1'b1;end 8'd26 : begin data_reg <= {r_w,23'h0127_51};SPI_En <= 1'b1;end 8'd27 : begin data_reg <= {r_w,23'h0128_0A};SPI_En <= 1'b1;end 8'd28 : begin data_reg <= {r_w,23'h0129_55};SPI_En <= 1'b1;end 8'd29 : begin data_reg <= {r_w,23'h012A_55};SPI_En <= 1'b1;end 8'd30 : begin data_reg <= {r_w,23'h012B_01};SPI_En <= 1'b1;end 8'd31 : begin data_reg <= {r_w,23'h012C_22};SPI_En <= 1'b1;end 8'd32 : begin data_reg <= {r_w,23'h012D_00};SPI_En <= 1'b1;end 8'd33 : begin data_reg <= {r_w,23'h012E_F0};SPI_En <= 1'b1;end 8'd34 : begin data_reg <= {r_w,23'h012F_11};SPI_En <= 1'b1;end 8'd35 : begin data_reg <= {r_w,23'h0138_05};SPI_En <= 1'b1;end 8'd36 : begin data_reg <= {r_w,23'h0139_03};SPI_En <= 1'b1;end 8'd37 : begin data_reg <= {r_w,23'h013A_01};SPI_En <= 1'b1;end 8'd38 : begin data_reg <= {r_w,23'h013B_40};SPI_En <= 1'b1;end 8'd39 : begin data_reg <= {r_w,23'h013C_00};SPI_En <= 1'b1;end 8'd40 : begin data_reg <= {r_w,23'h013D_0A};SPI_En <= 1'b1;end 8'd41 : begin data_reg <= {r_w,23'h013E_02};SPI_En <= 1'b1;end 8'd42 : begin data_reg <= {r_w,23'h013F_00};SPI_En <= 1'b1;end 8'd43 : begin data_reg <= {r_w,23'h0140_09};SPI_En <= 1'b1;end 8'd44 : begin data_reg <= {r_w,23'h0141_00};SPI_En <= 1'b1;end 8'd45 : begin data_reg <= {r_w,23'h0142_00};SPI_En <= 1'b1;end 8'd46 : begin data_reg <= {r_w,23'h0143_93};SPI_En <= 1'b1;end 8'd47 : begin data_reg <= {r_w,23'h0143_13};SPI_En <= 1'b1;end 8'd48 : begin data_reg <= {r_w,23'h0144_FF};SPI_En <= 1'b1;end 8'd49 : begin data_reg <= {r_w,23'h0145_7F};SPI_En <= 1'b1;end 8'd50 : begin data_reg <= {r_w,23'h0146_08};SPI_En <= 1'b1;end 8'd51 : begin data_reg <= {r_w,23'h0147_0E};SPI_En <= 1'b1;end 8'd52 : begin data_reg <= {r_w,23'h0148_02};SPI_En <= 1'b1;end 8'd53 : begin data_reg <= {r_w,23'h0149_42};SPI_En <= 1'b1;end 8'd54 : begin data_reg <= {r_w,23'h014A_02};SPI_En <= 1'b1;end 8'd55 : begin data_reg <= {r_w,23'h014B_16};SPI_En <= 1'b1;end 8'd56 : begin data_reg <= {r_w,23'h014C_00};SPI_En <= 1'b1;end 8'd57 : begin data_reg <= {r_w,23'h014D_00};SPI_En <= 1'b1;end 8'd58 : begin data_reg <= {r_w,23'h014E_C0};SPI_En <= 1'b1;end 8'd59 : begin data_reg <= {r_w,23'h014F_7F};SPI_En <= 1'b1;end 8'd60 : begin data_reg <= {r_w,23'h0150_03};SPI_En <= 1'b1;end 8'd61 : begin data_reg <= {r_w,23'h0151_02};SPI_En <= 1'b1;end 8'd62 : begin data_reg <= {r_w,23'h0152_00};SPI_En <= 1'b1;end 8'd63 : begin data_reg <= {r_w,23'h0153_00};SPI_En <= 1'b1;end 8'd64 : begin data_reg <= {r_w,23'h0154_05};SPI_En <= 1'b1;end 8'd65 : begin data_reg <= {r_w,23'h0155_00};SPI_En <= 1'b1;end 8'd66 : begin data_reg <= {r_w,23'h0156_78};SPI_En <= 1'b1;end 8'd67 : begin data_reg <= {r_w,23'h0157_00};SPI_En <= 1'b1;end 8'd68 : begin data_reg <= {r_w,23'h0158_96};SPI_En <= 1'b1;end 8'd69 : begin data_reg <= {r_w,23'h0159_00};SPI_En <= 1'b1;end 8'd70 : begin data_reg <= {r_w,23'h015A_05};SPI_En <= 1'b1;end 8'd71 : begin data_reg <= {r_w,23'h015B_D4};SPI_En <= 1'b1;end 8'd72 : begin data_reg <= {r_w,23'h015C_20};SPI_En <= 1'b1;end 8'd73 : begin data_reg <= {r_w,23'h015D_00};SPI_En <= 1'b1;end 8'd74 : begin data_reg <= {r_w,23'h015E_00};SPI_En <= 1'b1;end 8'd75 : begin data_reg <= {r_w,23'h015F_0B};SPI_En <= 1'b1;end 8'd76 : begin data_reg <= {r_w,23'h0160_00};SPI_En <= 1'b1;end 8'd77 : begin data_reg <= {r_w,23'h0161_01};SPI_En <= 1'b1;end 8'd78 : begin data_reg <= {r_w,23'h0162_A5};SPI_En <= 1'b1;end 8'd79 : begin data_reg <= {r_w,23'h0163_00};SPI_En <= 1'b1;end 8'd80 : begin data_reg <= {r_w,23'h0164_00};SPI_En <= 1'b1;end 8'd81 : begin data_reg <= {r_w,23'h0165_05};SPI_En <= 1'b1;end 8'd82 : begin data_reg <= {r_w,23'h0171_AA};SPI_En <= 1'b1;end 8'd83 : begin data_reg <= {r_w,23'h0172_02};SPI_En <= 1'b1;end 8'd84 : begin data_reg <= {r_w,23'h017C_15};SPI_En <= 1'b1;end 8'd85 : begin data_reg <= {r_w,23'h017D_33};SPI_En <= 1'b1;end 8'd86 : begin data_reg <= {r_w,23'h0166_00};SPI_En <= 1'b1;end 8'd87 : begin data_reg <= {r_w,23'h0167_00};SPI_En <= 1'b1;end 8'd88 : begin data_reg <= {r_w,23'h0168_05};SPI_En <= 1'b1;end 8'd89 : begin data_reg <= {r_w,23'h0169_59};SPI_En <= 1'b1;end 8'd90 : begin data_reg <= {r_w,23'h016A_20};SPI_En <= 1'b1;end 8'd91 : begin data_reg <= {r_w,23'h016B_00};SPI_En <= 1'b1;end 8'd92 : begin data_reg <= {r_w,23'h016C_00};SPI_En <= 1'b1;end 8'd93 : begin data_reg <= {r_w,23'h016D_00};SPI_En <= 1'b1;end 8'd94 : begin data_reg <= {r_w,23'h016E_13};SPI_En <= 1'b1;end 8'd95 : begin data_reg <= {r_w,23'h0173_00};SPI_En <= 1'b1;end 8'd96 : begin data_reg <= {r_w,23'h0182_00};SPI_En <= 1'b1;end 8'd97 : begin data_reg <= {r_w,23'h0183_00};SPI_En <= 1'b1;end 8'd98 : begin data_reg <= {r_w,23'h0184_00};SPI_En <= 1'b1;end 8'd99 : begin data_reg <= {r_w,23'h0185_00};SPI_En <= 1'b1;end 8'd100: begin data_reg <= {r_w,23'h0188_00};SPI_En <= 1'b1;end 8'd101: begin data_reg <= {r_w,23'h0189_00};SPI_En <= 1'b1;end 8'd102: begin data_reg <= {r_w,23'h018A_00};SPI_En <= 1'b1;end 8'd103: begin data_reg <= {r_w,23'h018B_00};SPI_En <= 1'b1;end 8'd104: begin data_reg <= {r_w,23'h1FFD_00};SPI_En <= 1'b1;end 8'd105: begin data_reg <= {r_w,23'h1FFE_00};SPI_En <= 1'b1;end 8'd106: begin data_reg <= {r_w,23'h1FFF_53};SPI_En <= 1'b1;end
您好
根据您之前的说明第一次可以,重新再次配置就出现问题。第一次可以证明不是代码或者是硬件本身造成的问题。但是第二次出现问题,一般是外界干扰造成。例如电源或者信号不稳定、配置过程中出现的干扰信号、配置过程中温度导致电路中器件异常、以及IC在新一次配置中出现故障等问题。如果以上问题均被排除,请检查IC是否在多次配置后没有内部故障。