LMK04828: 子通过软件对04828 进行SPI配置后发现PPL1 和PPL2均无法锁定

Part Number: LMK04828

您好TI工程师,我最近在调试我们的一款时钟芯片04828,但是对芯片的相关进行配置后发现PPL1和PPL2均无法锁定

硬件电路图:

1、在硬件上尝试做了下面修改采用FREF_RX_IN 输入10Mhz时钟。

2、增加了SYNC/SYSREF_REQ控制信号,使用控制芯片在完成配置后设置为高电平后写寄存器0x0144 0XFF

3、去掉了CPout1的电容使其悬空。

软件配置:

寄存器文件如下:

HexRegisterValues1.txt
R0 (INIT)	0x000090
R0	0x000000
R2	0x000200
R3	0x000306
R4	0x000438
R5	0x000503
R6	0x000601
R12	0x000C51
R13	0x000D08
R256	0x010014
R257	0x010100
R258	0x010200
R259	0x010300
R260	0x010420
R261	0x010500
R262	0x0106B0
R263	0x010777
R264	0x010814
R265	0x010900
R266	0x010A00
R267	0x010B00
R268	0x010C20
R269	0x010D00
R270	0x010EB8
R271	0x010F00
R272	0x011014
R273	0x011100
R274	0x011200
R275	0x011300
R276	0x011400
R277	0x011500
R278	0x0116B8
R279	0x011700
R280	0x011814
R281	0x011900
R282	0x011A00
R283	0x011B00
R284	0x011C00
R285	0x011D00
R286	0x011EB0
R287	0x011F70
R288	0x012014
R289	0x012100
R290	0x012200
R291	0x012300
R292	0x012408
R293	0x012500
R294	0x0126B0
R295	0x012770
R296	0x012814
R297	0x012925
R298	0x012A25
R299	0x012B20
R300	0x012C25
R301	0x012D25
R302	0x012E28
R303	0x012F11
R304	0x013014
R305	0x013100
R306	0x013200
R307	0x013300
R308	0x013420
R309	0x013500
R310	0x0136B0
R311	0x013711
R312	0x013805
R313	0x013903
R314	0x013A02
R315	0x013B80
R316	0x013C00
R317	0x013D00
R318	0x013E00
R319	0x013F00
R320	0x014003
R321	0x014100
R322	0x014240
R323	0x014311
R324	0x0144FF
R325	0x014500
R326	0x014608
R327	0x01471A
R328	0x014802
R329	0x014902
R330	0x014A00
R331	0x014B00
R332	0x014C00
R333	0x014D00
R334	0x014E00
R335	0x014F00
R336	0x015000
R337	0x015103
R338	0x015200
R339	0x015300
R340	0x015478
R341	0x015500
R342	0x015678
R343	0x015700
R344	0x015896
R345	0x015900
R346	0x015A0A
R347	0x015BD4
R348	0x015C20
R349	0x015D00
R350	0x015E00
R351	0x015F3B
R352	0x016000
R353	0x016119
R354	0x016245
R355	0x016300
R356	0x016400
R357	0x01650B
R369	0x0171AA
R370	0x017202
R380	0x017C15
R381	0x017D33
R358	0x016600
R359	0x016706
R360	0x016800
R361	0x016959
R362	0x016A20
R363	0x016B00
R364	0x016C00
R365	0x016D00
R366	0x016E1B
R371	0x017300
R386	0x018200
R387	0x018300
R388	0x018400
R389	0x018500
R392	0x018800
R393	0x018900
R394	0x018A00
R395	0x018B00
R8189	0x1FFD00
R8190	0x1FFE00
R8191	0x1FFF53

软件配置界面如下:

整体的配置如上所示,还麻烦TI工程师帮我看看问题所在,以及如何解决当前无时钟输出的问题。

  • 你能上传原理图的PDF吗?
    它太小太模糊了,我无法辨认。
    其次,PLL1旨在驱动外部VCXO。
    我看到TICSpro中列出的频率是10.24MHz
    这是应该输入回OSCIN的频率。
    所以问题是,目前它们之间没有整数关系。
    关于电荷泵,在PLLatinumSim上设计的环路滤波器是否合适?

  • 你好TI工程师:

    这个是时钟部分原理图:

    04828.pdf

    现在我们基于这样的情况使用单个PPL能锁住,并且输出我们预期想要的时钟,后续我们想要配置J204B的时钟输出

    1、高速时钟:128Mhz

    2、同步时钟:3.2Mhz

    然后读取(reg183 & 0x02) != 0x02 的时候发现PPL没有锁住。

    在调试过程中我们发现了我们的硬件设计部分有一些小问题,我们最近还在调查输入时钟的硬件设计问题。

    为了能加快我们的调试能麻烦您帮我配置一个输入时钟为30.72Mhz的案例,预期输出如下:

    1、通道0输出:128Mhz,通道1输出:3.2Mhz。

    2、通道2输出:128Mhz,通道3输出:3.2Mhz。

    非常感谢!!!!

  • 还麻烦TI工程师能给一个案例供我学习(软件配置截图+配置文件+简单的描述),在之前我已经调试了好几个相同的项目,但是只是将功能实现了,但是对于具体的芯片工作原理以及使用的正确性不太确定,非常感谢!

  • 我已经创建了软件配置并附加了它:single_loop_30.72.tcs

    简要概述一下,单回路模式意味着您绕过PLL1,而是将信号输入到OSC_IN中,OSC_IN是PLL2的输入。PLL2使用VCO作为参考频率,这导致输入信号(30.72 MHz)和VCO同步。然后,VCO用于驱动输出,从中可以获得128 MHz和3.2 MHz。

    我还将其配置为单回路0延迟模式,这意味着输出将与输入具有确定的相位关系,这是通过将其中一个输出路由到PLL2的N分频器来实现的。
    剩下的主要考虑因素是生成SYNC事件,这将导致输出的相位对齐,并保持与输入的相位关系。请阅读数据表第9.7.3.10节,其中详细介绍了如何配置SYNC事件。通常,最简单的方法是在内部生成一个或向SYNC引脚输入上升沿,但您必须确保设备已准备就绪。