我输入信号为1080P29.97的HVF信号,输出时钟硬件连接的是PLL1的out,怎么配置可以让PLL1输出的时钟变成27M/1.001,而不是27M。
我猜测是应该需要把AFD功能取消,强制配置PLL1的R N,比如设置为900,那此时输出的就是29.97*900=26.973M
请问该如何实现这个需求
配置寄存器如下:
i2c_updateSettings_bits(XPAR_IIC_0_DEVICE_ID,LMH1983_ADDR,0x05,0x20,0x00);
//1080P30
//set vsync code and input format
data=FORMAT_CODE_1080p30;
i2c_WriteSettings(XPAR_IIC_0_DEVICE_ID,LMH1983_ADDR,0x20,data);
data=VSYNC_CODE_4_30;
i2c_WriteSettings(XPAR_IIC_0_DEVICE_ID,LMH1983_ADDR,0x21,data);
int divide_n=900;
data=(divide_n>>8)&0xff;
i2c_WriteSettings(XPAR_IIC_0_DEVICE_ID,LMH1983_ADDR,0x2B,data);
data=divide_n&0xff;
i2c_WriteSettings(XPAR_IIC_0_DEVICE_ID,LMH1983_ADDR,0x2C,data);
但是实际结果是:没有lock住并且input format读取异常
status 0X00:0x6
status 0X01:0x60
status 0X02:0x80
control 0X05:0xb[b5:EN_AFD]
input format 0X20:0x3e
input fps code 0X21:0x4
PLL1 R:0x0 0x1
PLL1 N:0x3 0x84
您好,
正确,您需要手动将反馈分频器设置为4000 (6.74326k x 4000 = 26.97304 MHz)