芯片为LMK04828,VCO频率为2.5GHz,周期为400ps,半周期即为200ps。若设置DCLKoutX_HS = 1,指的是DCLKoutX输出时钟信号偏移0.5个VCO周期,还是说:DCLKoutX_DDLY_CNTH/L的延迟步进或单位等于1/2 VCO周期?
比如DCLKout2 = DCLKout4 = 250MHz(周期4ns),要想两个时钟的相位差为200ps,如下步骤可否实现?
(1)DCLKout2_HS = DCLKout4_HS = 1;
(2)DCLKout2_DDLY_CNTH = 0xAA;DCLKout4_DDLY_CNTH = 0xAB;两者偏差一个步进即200ps;
您好
设置 DCLKoutX_HS = 1是指延迟步长等于 VCO 周期的1/2。 您设置此位的 DCLK 输出将延迟0.5个 VCO 周期。 我对任何名为 DCLKoutX_DDLY_CNTR 的寄存器都不熟悉。 DCLKoutX_DDLY_CNTH/L 寄存器以 VCO 周期为单位生成延迟。 请参阅我在数据表中附加的示例:
比如DCLKout2 = DCLKout4 = 250MHz(周期4ns),要想两个时钟的相位差为200ps,如下步骤可否实现?
(1)DCLKout2_HS = DCLKout4_HS = 1;
(2)DCLKout2_DDLY_CNTH = 0xAA;DCLKout4_DDLY_CNTH = 0xAB;两者偏差一个步进即200ps;
在本例中、如果 DCLKout2_DDLY_CNTH = DCLKout4_DDLY_CNTH 且 DCLKout2_DDLY_CNTL = DCLKout4_DDLY_CNTL - 1 (假设您的 VCO 频率仍为2.5GHz)、则 DCLKout2和 DCLKout4之间可能存在200ps 的延迟。 希望这对您有所帮助。
谢谢您的回复,但您上面说到“DCLKoutX_DDLY_CNTH/L 寄存器以 VCO 周期为单位生成延迟。”,而此处VCO周期为400ps(2.5GHz),怎么可能“如果 DCLKout2_DDLY_CNTH = DCLKout4_DDLY_CNTH 且 DCLKout2_DDLY_CNTL = DCLKout4_DDLY_CNTL - 1 (假设您的 VCO 频率仍为2.5GHz)、则 DCLKout2和 DCLKout4之间可能存在200ps 的延迟。”?应该DCLKout2和 DCLKout4之间只能存在400ps的延迟呀!好困惑!
您好
您是对的、DCLKout2和 DCLKout4之间的延迟应该是400ps。 我想用半个周期。 当 DCLKoutX_HS = 1时、DCLK 输出将延迟0.5个 VCO 周期。 它将仍然遵守 DCLKoutX_DDLY_CNTH/L 设置的数字延迟、但 CLKoutX 的时钟分配路径将有额外的-0.5 VCO 周期延迟。