输出最小频率sysref

当不使用ZDM时，只有一种可能的SYNC配置

情况0:ZDM未使用：多设备SYNC定时要求所有设备上的同步事件在<1个VCO周期内同时发生，但如果可以实现，则始终可以确定。
当使用ZDM时，无论ZDM反馈是来自SYSREF分频器还是时钟输出，所需的同步定时都取决于输入和输出的关系（其中“输出”包括时钟输出频率和SYSREF输出频率（如果使用））：

情况1：（GCD（输入，所有输出）==输入或2 x输入）和（GCD）==ZDM反馈频率）：无论N和R值如何，多设备SYNC定时并不重要。所有输出在每个ZDM反馈频率边缘具有相同的确定性相位，并且ZDM反馈速度相对于每个参考频率边缘总是具有相同的确定性相位。请注意，第一个条件的“或2 x输入”部分意味着，当输入和输出的GCD频率为2 x输入频率时，OSCin中的参考倍频器可能会被使用。如果R分频器复位功能可用，当输入和输出的GCD频率刚好是输入频率时，可以使用参考倍频器。
案例2：（GCD（输入，所有输出）！=输入或2 x输入）和（GCD（所有输出）==ZDM反馈频率）：第一个条件意味着R！=1和R！=0.5. 如果没有R分频器复位，多设备SYNC是不可能的，因为参考和输出之间可能存在R个相位偏移。通过在所有设备上的同一参考边缘提供R分频器重置，可以进行多设备SYNC，SYNC定时要求所有设备在同一参考边之前取消分频器重置。请注意，仍然不依赖于N值，因为所有输出在每个ZDM反馈频率边缘都具有相同的确定性相位。
情况3：（GCD（输入，所有输出）==输入或2 x输入）和（GCD！=ZDM反馈频率）：多设备SYNC的可能性取决于R/N值，有时还取决于R分频器复位的可用性：
情况3a--N=R=1：多设备SYNC是可能的，SYNC定时要求所有设备在相同的参考边缘之前取消分频器重置。
情况3b——N=1，R=0.5（即参考倍频器启用）：多设备SYNC可能是可能的，SYNC定时要求所有设备在相同的参考边缘之前取消分频器重置（除非在这种情况下，它必须是上升或下降的参考边缘之一）。我承认我从未测试过这个，但原则上，如果参考频率快两倍，它与N=R=1没有什么不同。
情况3c——N=1，R>1：如果没有R分频器复位，多设备SYNC是不可能的，因为参考和输出之间可能存在R个相位偏移，这些偏移不是ZDM反馈频率的倍数。通过在所有设备上的同一参考边缘提供R分频器重置，可以实现多设备SYNC，SYNC定时要求所有设备在同一参考边之前取消分频器重置。
情况3d--N>1：多设备SYNC是不可能的，因为不可能重置N分频器的相位，ZDM引入了对N分频器相位的依赖性，并传播回所有输出。如果不使用ZDM，这种情况将成为可能，SYNC定时窗口<1个VCO周期。
案例4：（GCD（输入，所有输出）！=输入或2 x输入）和（GCD（所有输出）！=ZDM反馈频率）：第一个条件意味着R！=1和R！=0.5. 多设备SYNC的可能性取决于N值和R分频器复位的可用性：
情况4a--N=1：如果没有R分频器复位，多设备SYNC是不可能的，因为参考和输出之间可能存在R个相位偏移。由于R分频器重置在所有设备的同一参考边缘上传递，因此可以进行多设备SYNC，SYNC定时要求所有设备在相同参考边缘之前取消分频器重置。
情况4b--N>1：多设备SYNC是不可能的，因为不可能重置N分频器的相位，ZDM引入了对N分频器相位的依赖性，并传播回所有输出。如果不使用ZDM，并且R分频器复位是可能的，则这种情况将成为可能，SYNC定时窗口<1个VCO周期。
我认为您应该能够从上述案例中确定您的使用是否允许直接的多设备同步。很抱歉，这些案例有点难以理解——我认为这个解释可以用流程图或类似的东西来简化，我正在为数据表创建一个流程图。

要记住的几件事：

请记住，您可以将CLKout6或CLKout8中的一个配置为ZDM，并且不必在系统中使用该输出的引脚（ZDM反馈路径是内部的，即使在输出格式断电时也是活动的）。您可能可以配置DCLK6或DCLK8分频器，使PLL N分频器==1用于分频器和VCO频率范围内的任何相位检测器频率，这在大多数情况下大大简化了您的SYNC要求。
LMK04832与LMK04828 p2p兼容，具有相似的VCO范围，并包括PLL1和PLL2 R分频器复位功能。
PLL1可用于ZDM，最大相位检测器频率高达40MHz。PLL1通常使用高性能VCXO作为VCO，这意味着环路带宽通常可以非常小，而不会从PLL1环路带宽向PLL2环路带宽添加太多相位噪声。PLL1可以接受非常低的N=1 ZDM反馈频率，而不会对相位噪声性能产生影响，而PLL2中的相同频率可以显著降低最大可能的相位检测器频率，并大大增加相位噪声。
---

此外，关于SYNC脉冲持续时间的重要说明：在SYNC事件期间，只要SYSREF分配路径保持逻辑高电平，分频器就会保持复位状态。通常，这是在SYNC引脚或CLKin0输入端根据需要断言SYNC信号时；然而，在单次同步模式下，SYSREF分配路径仅在重置分频器所需的时钟周期内保持逻辑高电平。

在SYNC必须在同一参考沿之前同时在所有设备上传递的情况下，SYNC或CLKin0输入端的同时上升沿以及单次SYNC模式的使用，或SYNC或LKin0输入处的同时下降沿以取消分频器重置，会导致所有设备的确定性相位对齐。

然而，有必要谨慎：如果SYNC事件产生的分频器重置持续的时间足够长，与环路带宽的倒数相当，则由于组件公差和PVT变化导致的环路响应差异可能会导致环路在不同的时间内返回锁定，从而导致输出的输入到输出相位不同，而不是ZDM反馈频率的倍数。换句话说，SYNC事件不应将分频器重置从环路瞬态响应可能变化超过一个ZDM反馈频率周期的状态中释放出来（例如，如果电荷泵被轨道连接到VCC或GND）。

从锁定的PLL开始进行单次SYNC，或者SYNC脉冲持续时间<10ns，瞬态响应的差异通常可以忽略不计，因为分频器在典型的VCO频率下仅禁用几纳秒（与微秒级环路响应相比）。