你好，我想使用这种上图这种方式进行两个04828的主从同步，主板DCLKOUT0(2.4Ghz)输出给从板的clkin1作为从板pll2的VCO,主板SDCLKOUT0(1.25Mhz)输出给从板的clkin0，作为sync信号去同步从板的所有输出。
我看到资料中是使用vco频率运行的D触发器去采clkin0的输入，为了主从同步的准确，那么这个触发器就要避免亚稳态问题，想咨询一下这个04828的D触发器的建立/保持时间是多少呢？或者说类似于下图显示，我在vco为2.4Ghz的应用，中SYNC/sysref的有效窗有多宽呢？我的clkin0输入的sync信号的上升时间需要多快呢？
感谢你的及时回复谢谢！
就您张贴的图表而言、SDCLKout1连接到 CLKin0时、直流耦合 HSDS 6mA 将是一个不错的选择、并且具有足够快的上升时间来满足确定性主从同步要求。
理论上、具有400ps 上升时间的 LVCMOS 看起来太慢。 但是、400ps 上升时间是3.3V 信号的20%至80%-每个引脚大约1.8V 的转换、与 LVDS、HSDS 或 LVPECL 等其他输出格式相比、在大多数情况下小于每个引脚该幅度的一半。 如果我们考虑压摆率、当在 CLKin0处观察到从逻辑低电平转换为逻辑高电平的有效阈值交叉时、LVCMOS 与其他格式相当。 我认为、从接收器的角度来看、直流耦合 LVCMOS 具有同样的确定性。
实际上、LVCMOS 输出驱动器的大问题在于温度和电源电压相关的传播延迟漂移。 CMOS 结构的动态阻抗、寄生电容以及导通和关断时间作为电源电压和温度的函数具有很大的变化性。 LVDS、HSDS 或 LVPECL 等其他输出格式使用 CML 中实现的有源驱动器级、这些驱动器对电源电压和温度变化不太敏感。 具有 LVCMOS 格式的主器件 LMK OSCOUT 在整个温度和电源电压范围内的偏斜度为±250ps、低于其他输出格式。
下图很好地估算了 LVCMOS 与其他格式在温度范围内的归一化传播延迟变化。 在不同温度下、从 CLKin0上的 LVCMOS 同步信号可能会相对于 CLKin1上的信号使用不同格式发生>200ps 的偏移。 我不建议使用来自主 LMK 的 LVCMOS 作为同步信号(如果应用预计温度会发生较大的变化)。 我没有电源电压图形、但我知道3.3V±5%时的效果可以相当。
，您刚才的图片无法显示。