CLKin差分输入驱动的时候，spec定义Vild的范围是>GND，请问这个要怎么理解呢？是指VIL>0V吗？还是说大于Absolute Maximum Ratings的-0.3V?
如果是代表VIL>0V，那么如果是单端AC-coupled的设计的时候，经过了AC-couple之后，低电平应该就只有0V了，无法满足VIL>0V的要求，即使满足了也没有任何margin。
所以还请确认一下这个spec的确切定义，谢谢。
CLKin差分输入驱动的时候，spec定义Vild的范围是>GND，请问这个要怎么理解呢？是指VIL>0V吗？还是说大于Absolute Maximum Ratings的-0.3V?
如果是代表VIL>0V，那么如果是单端AC-coupled的设计的时候，经过了AC-couple之后，低电平应该就只有0V了，无法满足VIL>0V的要求，即使满足了也没有任何margin。
所以还请确认一下这个spec的确切定义，谢谢。
Alice，您好
您的意思是测试出来的信号的差分电压Vp-n的Vbase<GND？如下图所示是OK的。
而不是针对差分信号的单个P或N的spec要求是吗？（ps：因为某些芯片规格书的要求是差分信号的单个P或N，所以想请教确认一下）
感谢
