基于XILINX VIVODA环境开发,之前使用JMODE14做的8bit 20Gsps程序正常。但是转JMODE1做的16bit 12Gsps程序看着数据组包存在问题。
手册组包描述:
分别使用半字节和16bit为单位,组包输出到JESD204 IP,协议B和协议C都做了,看着输出波形存在数据顺序不对的现象。下面是组包源码
上图是半字节逆序的,播放效果不正确
上图是16bit的,播放效果还是不正确。频率正确,但是波形乱序
想请教一下手册的的表7-24如何理解。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
基于XILINX VIVODA环境开发,之前使用JMODE14做的8bit 20Gsps程序正常。但是转JMODE1做的16bit 12Gsps程序看着数据组包存在问题。
手册组包描述:
分别使用半字节和16bit为单位,组包输出到JESD204 IP,协议B和协议C都做了,看着输出波形存在数据顺序不对的现象。下面是组包源码
上图是半字节逆序的,播放效果不正确
上图是16bit的,播放效果还是不正确。频率正确,但是波形乱序
想请教一下手册的的表7-24如何理解。
您好
之所以问这是Xilinx还是TI JESD IP的问题,是因为Xilinx IP对于如何在通道数据总线上打包样本有不同的格式。
Xilinx格式通常遵循样本到通道数据的小端字节打包,但TI建议Xilinx支持解决此问题,因为IP可能会根据其版本对此进行更改。