利用FPGA给dac PCB发送50MHz时钟和十二路数字信号，后者输入最高频为12.5Mhz。在双层PCB布局布线上，铺地，将地划分为数字地和模拟地（没有区分出电源地），并用磁珠相连，而且DAC902的DGND连数字地 AGND连模拟地。电路图上，dac902及外围电路参考datasheet设定。输出波形有50-80mV的噪声，不知道该如何抑制？我发现模拟地和电源地（电池供电，我认为负极为零电位）之间也有较大噪声。如图1，其中黄色为输出信号，红色为模拟地与电源地之间信号。图2 其中黄色为输出信号，红色为数字地与电源地之间信号。
还望指点，谢谢您的时间。
