This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我有STM32F103的SPI接口。我的CLK是27MHz，SCLK是9M，现在紫色波形是DOUT波形，黄色是D\R\D\Y\波形，蓝色是SCKL波形。
现在不知为什么D\R\D\Y\的低电平时间·始终在100ns至200ns之间变化，DOUT波形也极不稳定。采上来的数据根本不对。
我已把输入端短路接地。
这是原理图
这是一个完整波形!我的SCLK，非常稳定。
如果将CLK和SCLK短接，DRDY低电平比较稳定大概100ns.！难道CLK和SCLK不一致就这样？
还有为什么DOUT输出波形，超前于DRDY,按照说明书不是DRDY下降沿之后才有输出吗。最起码DOUT和DRDY下降沿同步。
您好，
请问您的程序是否是按照Datasheet P6，Timing Requirement要求设计的？ADS1271使用SPI Format 输出时，要求在DRDY信号的下降沿后延迟5ns以上，给出SCLK的上升沿（tDS）。然后，DRDY的上升沿在SCLK的下降沿后约8ns（tSD）。
