我想知道DAC38J84是否拥有像DAC34SH84的0x24寄存器里的datadly或clkdly的延时功能；如果有，该是哪些寄存器以及如何使用它，现在我想查看是否是因为时钟或数据没对齐导致dac38j84混频后的数据近端底噪抬起，想修改一下数据延时看是否对底噪有改善，谢谢
您好，已经收到了您的案例，调查需要些时间，感谢您的耐心等待。
您好，
请参考看看这个帖子，e2e.ti.com/.../dac38j84-how-to-set-coarse-delay
你好，我看使用的是寄存器0x0f，描述是dac输出延时吗，因为对这个器件不是很熟悉，我希望是像dac34sh84的0x24的数据延时一样，是FPGA给到dac的数据或时钟延时，谢谢
关于0x0F相关介绍可以参考数据手册71页“Register Name: config15 – Address: 0x0F, Default: 0x0400”
www.ti.com/.../dac38j84.pdf
这跟我想要的延时不太一样，也许dac38j84没有这种输入数据延时对齐的设置。或许dac34sh84的0x24的datadly是一个比较旧的功能了。
是的，他们是有区别的，具体可以看看各种数据手册的Register Map部分的介绍。
