afe5401数据输出时，dsync1和dsync2为何会提前多输出几个数据，真实数据根据不同采样频率滞后的周期不同
TST_PAT_MODE =7
您好， 已经收到了您的案例，调查需要些时间，感谢您的耐心等待。
您好，
每当 TRIG 引脚接收到触发脉冲时，设备就会输出 DSYNC1 和 DSYNC2 信号。
DSYNC1信号的上升沿与通道1的数据同时出现，接收设备可以利用此现象来识别各个通道。
如图片中的数据，我的问题是正确的有效数据是从0开始的，而DSYNC1和DSYNC2提前数据导致前几个无效数据被接收，caa、cdb、cdc都是无效数据，在第三个DSYNC1的高电平才是有效数据
Alice 说：每当 TRIG 引脚接收到触发脉冲时，设备就会输出 DSYNC1 和 DSYNC2 信号。
请参考数据手册 Figure78检查TRIG信号及DSYNCx时序。
