Part Number: ADS1298
如图所示，以下是我使用FPGA驱动ADS1298时，关于DOUT在nReady信号有效后，偶尔DOUT为高，偶尔DOUT为低。每次NREADY信号有效时，DOUT的电平都不一样，目前sPI速率SCLK=5MHZ，DIN 和DOUT均使用FPGA内部电阻下拉到地。
...这是我FPGA代码的寄存器配置部分，已确认上电时序和复位时序都已正常，数据均可以正常读写。就关于dout这点存在疑问
您好， 已经收到了您的案例，调查需要些时间，感谢您的耐心等待。
您好，
您说的NREADY是ADS1298的DRDY信号吧。
“Figure 71. RDATA Usage”，在DRDY为低后，RDATA Opcode期间的DOUT电平没意义。
ADS129x Low-Power, 8-Channel, 24-Bit Analog Front-End for Biopotential Measurements datasheet (Rev. K)
偶尔DOUT为高，偶尔DOUT为低。每次NREADY信号有效时，DOUT的电平都不一样，目前sPI速率SCLK=5MHZ，DIN 和DOUT均使用FPGA内部电阻下拉到地。
