Part Number: DDC112
始终信号10Mhz,CONV信号800hz,连续模式下Dvalid信号存在不触发的情况,且不触发的前一帧的Dvalid提前出现下降沿,返回数据明显偏小,CLK与CONV信号同步<10ns。目前无法查明原因,请帮我看下可能是什么原因。
1s采集内出现了7次。


用示波器精确测量CONV相对CLK上升沿的抖动(jitter)
确保CONV由CLK严格派生,而非独立时钟源
CONV暂时降低到400Hz或200Hz,如果故障消失,大概率是时序裕量不足,如果可能,添加硬件同步器或增加时序裕量